Lines Matching refs:DUMP_REG
1362 #define DUMP_REG(name) \ in tegra_dc_show_regs() macro
1366 DUMP_REG(DC_CMD_GENERAL_INCR_SYNCPT); in tegra_dc_show_regs()
1367 DUMP_REG(DC_CMD_GENERAL_INCR_SYNCPT_CNTRL); in tegra_dc_show_regs()
1368 DUMP_REG(DC_CMD_GENERAL_INCR_SYNCPT_ERROR); in tegra_dc_show_regs()
1369 DUMP_REG(DC_CMD_WIN_A_INCR_SYNCPT); in tegra_dc_show_regs()
1370 DUMP_REG(DC_CMD_WIN_A_INCR_SYNCPT_CNTRL); in tegra_dc_show_regs()
1371 DUMP_REG(DC_CMD_WIN_A_INCR_SYNCPT_ERROR); in tegra_dc_show_regs()
1372 DUMP_REG(DC_CMD_WIN_B_INCR_SYNCPT); in tegra_dc_show_regs()
1373 DUMP_REG(DC_CMD_WIN_B_INCR_SYNCPT_CNTRL); in tegra_dc_show_regs()
1374 DUMP_REG(DC_CMD_WIN_B_INCR_SYNCPT_ERROR); in tegra_dc_show_regs()
1375 DUMP_REG(DC_CMD_WIN_C_INCR_SYNCPT); in tegra_dc_show_regs()
1376 DUMP_REG(DC_CMD_WIN_C_INCR_SYNCPT_CNTRL); in tegra_dc_show_regs()
1377 DUMP_REG(DC_CMD_WIN_C_INCR_SYNCPT_ERROR); in tegra_dc_show_regs()
1378 DUMP_REG(DC_CMD_CONT_SYNCPT_VSYNC); in tegra_dc_show_regs()
1379 DUMP_REG(DC_CMD_DISPLAY_COMMAND_OPTION0); in tegra_dc_show_regs()
1380 DUMP_REG(DC_CMD_DISPLAY_COMMAND); in tegra_dc_show_regs()
1381 DUMP_REG(DC_CMD_SIGNAL_RAISE); in tegra_dc_show_regs()
1382 DUMP_REG(DC_CMD_DISPLAY_POWER_CONTROL); in tegra_dc_show_regs()
1383 DUMP_REG(DC_CMD_INT_STATUS); in tegra_dc_show_regs()
1384 DUMP_REG(DC_CMD_INT_MASK); in tegra_dc_show_regs()
1385 DUMP_REG(DC_CMD_INT_ENABLE); in tegra_dc_show_regs()
1386 DUMP_REG(DC_CMD_INT_TYPE); in tegra_dc_show_regs()
1387 DUMP_REG(DC_CMD_INT_POLARITY); in tegra_dc_show_regs()
1388 DUMP_REG(DC_CMD_SIGNAL_RAISE1); in tegra_dc_show_regs()
1389 DUMP_REG(DC_CMD_SIGNAL_RAISE2); in tegra_dc_show_regs()
1390 DUMP_REG(DC_CMD_SIGNAL_RAISE3); in tegra_dc_show_regs()
1391 DUMP_REG(DC_CMD_STATE_ACCESS); in tegra_dc_show_regs()
1392 DUMP_REG(DC_CMD_STATE_CONTROL); in tegra_dc_show_regs()
1393 DUMP_REG(DC_CMD_DISPLAY_WINDOW_HEADER); in tegra_dc_show_regs()
1394 DUMP_REG(DC_CMD_REG_ACT_CONTROL); in tegra_dc_show_regs()
1395 DUMP_REG(DC_COM_CRC_CONTROL); in tegra_dc_show_regs()
1396 DUMP_REG(DC_COM_CRC_CHECKSUM); in tegra_dc_show_regs()
1397 DUMP_REG(DC_COM_PIN_OUTPUT_ENABLE(0)); in tegra_dc_show_regs()
1398 DUMP_REG(DC_COM_PIN_OUTPUT_ENABLE(1)); in tegra_dc_show_regs()
1399 DUMP_REG(DC_COM_PIN_OUTPUT_ENABLE(2)); in tegra_dc_show_regs()
1400 DUMP_REG(DC_COM_PIN_OUTPUT_ENABLE(3)); in tegra_dc_show_regs()
1401 DUMP_REG(DC_COM_PIN_OUTPUT_POLARITY(0)); in tegra_dc_show_regs()
1402 DUMP_REG(DC_COM_PIN_OUTPUT_POLARITY(1)); in tegra_dc_show_regs()
1403 DUMP_REG(DC_COM_PIN_OUTPUT_POLARITY(2)); in tegra_dc_show_regs()
1404 DUMP_REG(DC_COM_PIN_OUTPUT_POLARITY(3)); in tegra_dc_show_regs()
1405 DUMP_REG(DC_COM_PIN_OUTPUT_DATA(0)); in tegra_dc_show_regs()
1406 DUMP_REG(DC_COM_PIN_OUTPUT_DATA(1)); in tegra_dc_show_regs()
1407 DUMP_REG(DC_COM_PIN_OUTPUT_DATA(2)); in tegra_dc_show_regs()
1408 DUMP_REG(DC_COM_PIN_OUTPUT_DATA(3)); in tegra_dc_show_regs()
1409 DUMP_REG(DC_COM_PIN_INPUT_ENABLE(0)); in tegra_dc_show_regs()
1410 DUMP_REG(DC_COM_PIN_INPUT_ENABLE(1)); in tegra_dc_show_regs()
1411 DUMP_REG(DC_COM_PIN_INPUT_ENABLE(2)); in tegra_dc_show_regs()
1412 DUMP_REG(DC_COM_PIN_INPUT_ENABLE(3)); in tegra_dc_show_regs()
1413 DUMP_REG(DC_COM_PIN_INPUT_DATA(0)); in tegra_dc_show_regs()
1414 DUMP_REG(DC_COM_PIN_INPUT_DATA(1)); in tegra_dc_show_regs()
1415 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(0)); in tegra_dc_show_regs()
1416 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(1)); in tegra_dc_show_regs()
1417 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(2)); in tegra_dc_show_regs()
1418 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(3)); in tegra_dc_show_regs()
1419 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(4)); in tegra_dc_show_regs()
1420 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(5)); in tegra_dc_show_regs()
1421 DUMP_REG(DC_COM_PIN_OUTPUT_SELECT(6)); in tegra_dc_show_regs()
1422 DUMP_REG(DC_COM_PIN_MISC_CONTROL); in tegra_dc_show_regs()
1423 DUMP_REG(DC_COM_PIN_PM0_CONTROL); in tegra_dc_show_regs()
1424 DUMP_REG(DC_COM_PIN_PM0_DUTY_CYCLE); in tegra_dc_show_regs()
1425 DUMP_REG(DC_COM_PIN_PM1_CONTROL); in tegra_dc_show_regs()
1426 DUMP_REG(DC_COM_PIN_PM1_DUTY_CYCLE); in tegra_dc_show_regs()
1427 DUMP_REG(DC_COM_SPI_CONTROL); in tegra_dc_show_regs()
1428 DUMP_REG(DC_COM_SPI_START_BYTE); in tegra_dc_show_regs()
1429 DUMP_REG(DC_COM_HSPI_WRITE_DATA_AB); in tegra_dc_show_regs()
1430 DUMP_REG(DC_COM_HSPI_WRITE_DATA_CD); in tegra_dc_show_regs()
1431 DUMP_REG(DC_COM_HSPI_CS_DC); in tegra_dc_show_regs()
1432 DUMP_REG(DC_COM_SCRATCH_REGISTER_A); in tegra_dc_show_regs()
1433 DUMP_REG(DC_COM_SCRATCH_REGISTER_B); in tegra_dc_show_regs()
1434 DUMP_REG(DC_COM_GPIO_CTRL); in tegra_dc_show_regs()
1435 DUMP_REG(DC_COM_GPIO_DEBOUNCE_COUNTER); in tegra_dc_show_regs()
1436 DUMP_REG(DC_COM_CRC_CHECKSUM_LATCHED); in tegra_dc_show_regs()
1437 DUMP_REG(DC_DISP_DISP_SIGNAL_OPTIONS0); in tegra_dc_show_regs()
1438 DUMP_REG(DC_DISP_DISP_SIGNAL_OPTIONS1); in tegra_dc_show_regs()
1439 DUMP_REG(DC_DISP_DISP_WIN_OPTIONS); in tegra_dc_show_regs()
1440 DUMP_REG(DC_DISP_DISP_MEM_HIGH_PRIORITY); in tegra_dc_show_regs()
1441 DUMP_REG(DC_DISP_DISP_MEM_HIGH_PRIORITY_TIMER); in tegra_dc_show_regs()
1442 DUMP_REG(DC_DISP_DISP_TIMING_OPTIONS); in tegra_dc_show_regs()
1443 DUMP_REG(DC_DISP_REF_TO_SYNC); in tegra_dc_show_regs()
1444 DUMP_REG(DC_DISP_SYNC_WIDTH); in tegra_dc_show_regs()
1445 DUMP_REG(DC_DISP_BACK_PORCH); in tegra_dc_show_regs()
1446 DUMP_REG(DC_DISP_ACTIVE); in tegra_dc_show_regs()
1447 DUMP_REG(DC_DISP_FRONT_PORCH); in tegra_dc_show_regs()
1448 DUMP_REG(DC_DISP_H_PULSE0_CONTROL); in tegra_dc_show_regs()
1449 DUMP_REG(DC_DISP_H_PULSE0_POSITION_A); in tegra_dc_show_regs()
1450 DUMP_REG(DC_DISP_H_PULSE0_POSITION_B); in tegra_dc_show_regs()
1451 DUMP_REG(DC_DISP_H_PULSE0_POSITION_C); in tegra_dc_show_regs()
1452 DUMP_REG(DC_DISP_H_PULSE0_POSITION_D); in tegra_dc_show_regs()
1453 DUMP_REG(DC_DISP_H_PULSE1_CONTROL); in tegra_dc_show_regs()
1454 DUMP_REG(DC_DISP_H_PULSE1_POSITION_A); in tegra_dc_show_regs()
1455 DUMP_REG(DC_DISP_H_PULSE1_POSITION_B); in tegra_dc_show_regs()
1456 DUMP_REG(DC_DISP_H_PULSE1_POSITION_C); in tegra_dc_show_regs()
1457 DUMP_REG(DC_DISP_H_PULSE1_POSITION_D); in tegra_dc_show_regs()
1458 DUMP_REG(DC_DISP_H_PULSE2_CONTROL); in tegra_dc_show_regs()
1459 DUMP_REG(DC_DISP_H_PULSE2_POSITION_A); in tegra_dc_show_regs()
1460 DUMP_REG(DC_DISP_H_PULSE2_POSITION_B); in tegra_dc_show_regs()
1461 DUMP_REG(DC_DISP_H_PULSE2_POSITION_C); in tegra_dc_show_regs()
1462 DUMP_REG(DC_DISP_H_PULSE2_POSITION_D); in tegra_dc_show_regs()
1463 DUMP_REG(DC_DISP_V_PULSE0_CONTROL); in tegra_dc_show_regs()
1464 DUMP_REG(DC_DISP_V_PULSE0_POSITION_A); in tegra_dc_show_regs()
1465 DUMP_REG(DC_DISP_V_PULSE0_POSITION_B); in tegra_dc_show_regs()
1466 DUMP_REG(DC_DISP_V_PULSE0_POSITION_C); in tegra_dc_show_regs()
1467 DUMP_REG(DC_DISP_V_PULSE1_CONTROL); in tegra_dc_show_regs()
1468 DUMP_REG(DC_DISP_V_PULSE1_POSITION_A); in tegra_dc_show_regs()
1469 DUMP_REG(DC_DISP_V_PULSE1_POSITION_B); in tegra_dc_show_regs()
1470 DUMP_REG(DC_DISP_V_PULSE1_POSITION_C); in tegra_dc_show_regs()
1471 DUMP_REG(DC_DISP_V_PULSE2_CONTROL); in tegra_dc_show_regs()
1472 DUMP_REG(DC_DISP_V_PULSE2_POSITION_A); in tegra_dc_show_regs()
1473 DUMP_REG(DC_DISP_V_PULSE3_CONTROL); in tegra_dc_show_regs()
1474 DUMP_REG(DC_DISP_V_PULSE3_POSITION_A); in tegra_dc_show_regs()
1475 DUMP_REG(DC_DISP_M0_CONTROL); in tegra_dc_show_regs()
1476 DUMP_REG(DC_DISP_M1_CONTROL); in tegra_dc_show_regs()
1477 DUMP_REG(DC_DISP_DI_CONTROL); in tegra_dc_show_regs()
1478 DUMP_REG(DC_DISP_PP_CONTROL); in tegra_dc_show_regs()
1479 DUMP_REG(DC_DISP_PP_SELECT_A); in tegra_dc_show_regs()
1480 DUMP_REG(DC_DISP_PP_SELECT_B); in tegra_dc_show_regs()
1481 DUMP_REG(DC_DISP_PP_SELECT_C); in tegra_dc_show_regs()
1482 DUMP_REG(DC_DISP_PP_SELECT_D); in tegra_dc_show_regs()
1483 DUMP_REG(DC_DISP_DISP_CLOCK_CONTROL); in tegra_dc_show_regs()
1484 DUMP_REG(DC_DISP_DISP_INTERFACE_CONTROL); in tegra_dc_show_regs()
1485 DUMP_REG(DC_DISP_DISP_COLOR_CONTROL); in tegra_dc_show_regs()
1486 DUMP_REG(DC_DISP_SHIFT_CLOCK_OPTIONS); in tegra_dc_show_regs()
1487 DUMP_REG(DC_DISP_DATA_ENABLE_OPTIONS); in tegra_dc_show_regs()
1488 DUMP_REG(DC_DISP_SERIAL_INTERFACE_OPTIONS); in tegra_dc_show_regs()
1489 DUMP_REG(DC_DISP_LCD_SPI_OPTIONS); in tegra_dc_show_regs()
1490 DUMP_REG(DC_DISP_BORDER_COLOR); in tegra_dc_show_regs()
1491 DUMP_REG(DC_DISP_COLOR_KEY0_LOWER); in tegra_dc_show_regs()
1492 DUMP_REG(DC_DISP_COLOR_KEY0_UPPER); in tegra_dc_show_regs()
1493 DUMP_REG(DC_DISP_COLOR_KEY1_LOWER); in tegra_dc_show_regs()
1494 DUMP_REG(DC_DISP_COLOR_KEY1_UPPER); in tegra_dc_show_regs()
1495 DUMP_REG(DC_DISP_CURSOR_FOREGROUND); in tegra_dc_show_regs()
1496 DUMP_REG(DC_DISP_CURSOR_BACKGROUND); in tegra_dc_show_regs()
1497 DUMP_REG(DC_DISP_CURSOR_START_ADDR); in tegra_dc_show_regs()
1498 DUMP_REG(DC_DISP_CURSOR_START_ADDR_NS); in tegra_dc_show_regs()
1499 DUMP_REG(DC_DISP_CURSOR_POSITION); in tegra_dc_show_regs()
1500 DUMP_REG(DC_DISP_CURSOR_POSITION_NS); in tegra_dc_show_regs()
1501 DUMP_REG(DC_DISP_INIT_SEQ_CONTROL); in tegra_dc_show_regs()
1502 DUMP_REG(DC_DISP_SPI_INIT_SEQ_DATA_A); in tegra_dc_show_regs()
1503 DUMP_REG(DC_DISP_SPI_INIT_SEQ_DATA_B); in tegra_dc_show_regs()
1504 DUMP_REG(DC_DISP_SPI_INIT_SEQ_DATA_C); in tegra_dc_show_regs()
1505 DUMP_REG(DC_DISP_SPI_INIT_SEQ_DATA_D); in tegra_dc_show_regs()
1506 DUMP_REG(DC_DISP_DC_MCCIF_FIFOCTRL); in tegra_dc_show_regs()
1507 DUMP_REG(DC_DISP_MCCIF_DISPLAY0A_HYST); in tegra_dc_show_regs()
1508 DUMP_REG(DC_DISP_MCCIF_DISPLAY0B_HYST); in tegra_dc_show_regs()
1509 DUMP_REG(DC_DISP_MCCIF_DISPLAY1A_HYST); in tegra_dc_show_regs()
1510 DUMP_REG(DC_DISP_MCCIF_DISPLAY1B_HYST); in tegra_dc_show_regs()
1511 DUMP_REG(DC_DISP_DAC_CRT_CTRL); in tegra_dc_show_regs()
1512 DUMP_REG(DC_DISP_DISP_MISC_CONTROL); in tegra_dc_show_regs()
1513 DUMP_REG(DC_DISP_SD_CONTROL); in tegra_dc_show_regs()
1514 DUMP_REG(DC_DISP_SD_CSC_COEFF); in tegra_dc_show_regs()
1515 DUMP_REG(DC_DISP_SD_LUT(0)); in tegra_dc_show_regs()
1516 DUMP_REG(DC_DISP_SD_LUT(1)); in tegra_dc_show_regs()
1517 DUMP_REG(DC_DISP_SD_LUT(2)); in tegra_dc_show_regs()
1518 DUMP_REG(DC_DISP_SD_LUT(3)); in tegra_dc_show_regs()
1519 DUMP_REG(DC_DISP_SD_LUT(4)); in tegra_dc_show_regs()
1520 DUMP_REG(DC_DISP_SD_LUT(5)); in tegra_dc_show_regs()
1521 DUMP_REG(DC_DISP_SD_LUT(6)); in tegra_dc_show_regs()
1522 DUMP_REG(DC_DISP_SD_LUT(7)); in tegra_dc_show_regs()
1523 DUMP_REG(DC_DISP_SD_LUT(8)); in tegra_dc_show_regs()
1524 DUMP_REG(DC_DISP_SD_FLICKER_CONTROL); in tegra_dc_show_regs()
1525 DUMP_REG(DC_DISP_DC_PIXEL_COUNT); in tegra_dc_show_regs()
1526 DUMP_REG(DC_DISP_SD_HISTOGRAM(0)); in tegra_dc_show_regs()
1527 DUMP_REG(DC_DISP_SD_HISTOGRAM(1)); in tegra_dc_show_regs()
1528 DUMP_REG(DC_DISP_SD_HISTOGRAM(2)); in tegra_dc_show_regs()
1529 DUMP_REG(DC_DISP_SD_HISTOGRAM(3)); in tegra_dc_show_regs()
1530 DUMP_REG(DC_DISP_SD_HISTOGRAM(4)); in tegra_dc_show_regs()
1531 DUMP_REG(DC_DISP_SD_HISTOGRAM(5)); in tegra_dc_show_regs()
1532 DUMP_REG(DC_DISP_SD_HISTOGRAM(6)); in tegra_dc_show_regs()
1533 DUMP_REG(DC_DISP_SD_HISTOGRAM(7)); in tegra_dc_show_regs()
1534 DUMP_REG(DC_DISP_SD_BL_TF(0)); in tegra_dc_show_regs()
1535 DUMP_REG(DC_DISP_SD_BL_TF(1)); in tegra_dc_show_regs()
1536 DUMP_REG(DC_DISP_SD_BL_TF(2)); in tegra_dc_show_regs()
1537 DUMP_REG(DC_DISP_SD_BL_TF(3)); in tegra_dc_show_regs()
1538 DUMP_REG(DC_DISP_SD_BL_CONTROL); in tegra_dc_show_regs()
1539 DUMP_REG(DC_DISP_SD_HW_K_VALUES); in tegra_dc_show_regs()
1540 DUMP_REG(DC_DISP_SD_MAN_K_VALUES); in tegra_dc_show_regs()
1541 DUMP_REG(DC_DISP_CURSOR_START_ADDR_HI); in tegra_dc_show_regs()
1542 DUMP_REG(DC_DISP_BLEND_CURSOR_CONTROL); in tegra_dc_show_regs()
1543 DUMP_REG(DC_WIN_WIN_OPTIONS); in tegra_dc_show_regs()
1544 DUMP_REG(DC_WIN_BYTE_SWAP); in tegra_dc_show_regs()
1545 DUMP_REG(DC_WIN_BUFFER_CONTROL); in tegra_dc_show_regs()
1546 DUMP_REG(DC_WIN_COLOR_DEPTH); in tegra_dc_show_regs()
1547 DUMP_REG(DC_WIN_POSITION); in tegra_dc_show_regs()
1548 DUMP_REG(DC_WIN_SIZE); in tegra_dc_show_regs()
1549 DUMP_REG(DC_WIN_PRESCALED_SIZE); in tegra_dc_show_regs()
1550 DUMP_REG(DC_WIN_H_INITIAL_DDA); in tegra_dc_show_regs()
1551 DUMP_REG(DC_WIN_V_INITIAL_DDA); in tegra_dc_show_regs()
1552 DUMP_REG(DC_WIN_DDA_INC); in tegra_dc_show_regs()
1553 DUMP_REG(DC_WIN_LINE_STRIDE); in tegra_dc_show_regs()
1554 DUMP_REG(DC_WIN_BUF_STRIDE); in tegra_dc_show_regs()
1555 DUMP_REG(DC_WIN_UV_BUF_STRIDE); in tegra_dc_show_regs()
1556 DUMP_REG(DC_WIN_BUFFER_ADDR_MODE); in tegra_dc_show_regs()
1557 DUMP_REG(DC_WIN_DV_CONTROL); in tegra_dc_show_regs()
1558 DUMP_REG(DC_WIN_BLEND_NOKEY); in tegra_dc_show_regs()
1559 DUMP_REG(DC_WIN_BLEND_1WIN); in tegra_dc_show_regs()
1560 DUMP_REG(DC_WIN_BLEND_2WIN_X); in tegra_dc_show_regs()
1561 DUMP_REG(DC_WIN_BLEND_2WIN_Y); in tegra_dc_show_regs()
1562 DUMP_REG(DC_WIN_BLEND_3WIN_XY); in tegra_dc_show_regs()
1563 DUMP_REG(DC_WIN_HP_FETCH_CONTROL); in tegra_dc_show_regs()
1564 DUMP_REG(DC_WINBUF_START_ADDR); in tegra_dc_show_regs()
1565 DUMP_REG(DC_WINBUF_START_ADDR_NS); in tegra_dc_show_regs()
1566 DUMP_REG(DC_WINBUF_START_ADDR_U); in tegra_dc_show_regs()
1567 DUMP_REG(DC_WINBUF_START_ADDR_U_NS); in tegra_dc_show_regs()
1568 DUMP_REG(DC_WINBUF_START_ADDR_V); in tegra_dc_show_regs()
1569 DUMP_REG(DC_WINBUF_START_ADDR_V_NS); in tegra_dc_show_regs()
1570 DUMP_REG(DC_WINBUF_ADDR_H_OFFSET); in tegra_dc_show_regs()
1571 DUMP_REG(DC_WINBUF_ADDR_H_OFFSET_NS); in tegra_dc_show_regs()
1572 DUMP_REG(DC_WINBUF_ADDR_V_OFFSET); in tegra_dc_show_regs()
1573 DUMP_REG(DC_WINBUF_ADDR_V_OFFSET_NS); in tegra_dc_show_regs()
1574 DUMP_REG(DC_WINBUF_UFLOW_STATUS); in tegra_dc_show_regs()
1575 DUMP_REG(DC_WINBUF_AD_UFLOW_STATUS); in tegra_dc_show_regs()
1576 DUMP_REG(DC_WINBUF_BD_UFLOW_STATUS); in tegra_dc_show_regs()
1577 DUMP_REG(DC_WINBUF_CD_UFLOW_STATUS); in tegra_dc_show_regs()
1579 #undef DUMP_REG in tegra_dc_show_regs()