Lines Matching refs:clkr
277 .clkr.hw.init = &(struct clk_init_data){
304 .clkr.hw.init = &(struct clk_init_data){
331 .clkr.hw.init = &(struct clk_init_data){
358 .clkr.hw.init = &(struct clk_init_data){
381 .clkr.hw.init = &(struct clk_init_data){
393 .clkr.hw.init = &(struct clk_init_data){
413 .clkr.hw.init = &(struct clk_init_data){
434 .clkr.hw.init = &(struct clk_init_data){
453 .clkr.hw.init = &(struct clk_init_data){
466 .clkr.hw.init = &(struct clk_init_data){
494 .clkr.hw.init = &(struct clk_init_data){
521 .clkr.hw.init = &(struct clk_init_data){
540 .clkr.hw.init = &(struct clk_init_data){
565 .clkr.hw.init = &(struct clk_init_data){
578 .clkr.hw.init = &(struct clk_init_data){
592 .clkr.hw.init = &(struct clk_init_data){
605 .clkr.hw.init = &(struct clk_init_data){
619 .clkr.hw.init = &(struct clk_init_data){
632 .clkr.hw.init = &(struct clk_init_data){
646 .clkr.hw.init = &(struct clk_init_data){
659 .clkr.hw.init = &(struct clk_init_data){
673 .clkr.hw.init = &(struct clk_init_data){
686 .clkr.hw.init = &(struct clk_init_data){
700 .clkr.hw.init = &(struct clk_init_data){
733 .clkr.hw.init = &(struct clk_init_data){
747 .clkr.hw.init = &(struct clk_init_data){
766 .clkr.hw.init = &(struct clk_init_data){
786 .clkr.hw.init = &(struct clk_init_data){
800 .clkr.hw.init = &(struct clk_init_data){
820 .clkr.hw.init = &(struct clk_init_data){
841 .clkr.hw.init = &(struct clk_init_data){
855 .clkr.hw.init = &(struct clk_init_data){
874 .clkr.hw.init = &(struct clk_init_data){
887 .clkr.hw.init = &(struct clk_init_data){
907 .clkr.hw.init = &(struct clk_init_data){
928 .clkr.hw.init = &(struct clk_init_data){
947 .clkr.hw.init = &(struct clk_init_data){
961 .clkr.hw.init = &(struct clk_init_data){
975 .clkr.hw.init = &(struct clk_init_data){
987 .clkr.hw.init = &(struct clk_init_data){
1006 .clkr.hw.init = &(struct clk_init_data){
1031 .clkr.hw.init = &(struct clk_init_data){
1044 .clkr.hw.init = &(struct clk_init_data){
1063 .clkr.hw.init = &(struct clk_init_data){
1081 .clkr.hw.init = &(struct clk_init_data){
1106 .clkr.hw.init = &(struct clk_init_data){
1131 .clkr.hw.init = &(struct clk_init_data){
1151 .clkr.hw.init = &(struct clk_init_data){
1174 .clkr.hw.init = &(struct clk_init_data){
1193 .clkr.hw.init = &(struct clk_init_data){
1219 .clkr.hw.init = &(struct clk_init_data){
1229 .clkr = {
1246 .clkr = {
1293 .clkr.hw.init = &(struct clk_init_data){
1303 .clkr = {
1324 .clkr.hw.init = &(struct clk_init_data){
1334 .clkr = {
1355 .clkr.hw.init = &(struct clk_init_data){
1365 .clkr = {
1390 .clkr.hw.init = &(struct clk_init_data){
1400 .clkr = {
1417 .clkr = {
1443 .clkr.hw.init = &(struct clk_init_data){
1453 .clkr = {
1470 .clkr = {
1486 .clkr = {
1513 .clkr.hw.init = &(struct clk_init_data){
1524 .clkr = {
1540 .clkr = {
1557 .clkr = {
1574 .clkr = {
1591 .clkr = {
1608 .clkr = {
1625 .clkr = {
1642 .clkr = {
1659 .clkr = {
1676 .clkr = {
1693 .clkr = {
1710 .clkr = {
1727 .clkr = {
1744 .clkr = {
1761 .clkr = {
1778 .clkr = {
1796 .clkr = {
1812 .clkr = {
1829 .clkr = {
1846 .clkr = {
1863 .clkr = {
1880 .clkr = {
1897 .clkr = {
1914 .clkr = {
1931 .clkr = {
1948 .clkr = {
1965 .clkr = {
1982 .clkr = {
1999 .clkr = {
2016 .clkr = {
2033 .clkr = {
2050 .clkr = {
2067 .clkr = {
2084 .clkr = {
2101 .clkr = {
2118 .clkr = {
2135 .clkr = {
2152 .clkr = {
2169 .clkr = {
2186 .clkr = {
2203 .clkr = {
2220 .clkr = {
2237 .clkr = {
2254 .clkr = {
2271 .clkr = {
2288 .clkr = {
2305 .clkr = {
2322 .clkr = {
2340 .clkr = {
2358 .clkr = {
2376 .clkr = {
2393 .clkr = {
2410 .clkr = {
2427 .clkr = {
2444 .clkr = {
2461 .clkr = {
2478 .clkr = {
2495 .clkr = {
2512 .clkr = {
2529 .clkr = {
2546 .clkr = {
2563 .clkr = {
2580 .clkr = {
2597 .clkr = {
2614 .clkr = {
2631 .clkr = {
2648 .clkr = {
2666 .clkr = {
2682 .clkr = {
2699 .clkr = {
2716 .clkr = {
2733 .clkr = {
2752 .clkr.hw.init = &(struct clk_init_data){
2763 .clkr = {
2779 .clkr = {
2795 .clkr = {
2812 .clkr = {
2829 .clkr = {
2846 .clkr = {
2863 .clkr = {
2880 .clkr = {
2897 .clkr = {
2914 .clkr = {
2931 .clkr = {
2948 .clkr = {
2965 .clkr = {
2982 .clkr = {
2999 .clkr = {
3016 .clkr = {
3072 [GPLL0] = &gpll0.clkr,
3074 [BIMC_PLL] = &bimc_pll.clkr,
3076 [GPLL1] = &gpll1.clkr,
3078 [GPLL2] = &gpll2.clkr,
3080 [PCNOC_BFDCD_CLK_SRC] = &pcnoc_bfdcd_clk_src.clkr,
3081 [SYSTEM_NOC_BFDCD_CLK_SRC] = &system_noc_bfdcd_clk_src.clkr,
3082 [CAMSS_AHB_CLK_SRC] = &camss_ahb_clk_src.clkr,
3083 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
3084 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3085 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3086 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3087 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3088 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3089 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3090 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3091 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3092 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3093 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3094 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3095 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3096 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3097 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3098 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3099 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3100 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3101 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3102 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3103 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3104 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3105 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3106 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3107 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3108 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3109 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3110 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3111 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
3112 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3113 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3114 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3115 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3116 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3117 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3118 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3119 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3120 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3121 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3122 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3123 [APSS_TCU_CLK_SRC] = &apss_tcu_clk_src.clkr,
3124 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3125 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3126 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3127 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
3128 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3129 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3130 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3131 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3132 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3133 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3134 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3135 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3136 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3137 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3138 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3139 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3140 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3141 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3142 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3143 [GCC_CAMSS_CCI_AHB_CLK] = &gcc_camss_cci_ahb_clk.clkr,
3144 [GCC_CAMSS_CCI_CLK] = &gcc_camss_cci_clk.clkr,
3145 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
3146 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
3147 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
3148 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
3149 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
3150 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
3151 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
3152 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
3153 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
3154 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
3155 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
3156 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
3157 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
3158 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
3159 [GCC_CAMSS_JPEG0_CLK] = &gcc_camss_jpeg0_clk.clkr,
3160 [GCC_CAMSS_JPEG_AHB_CLK] = &gcc_camss_jpeg_ahb_clk.clkr,
3161 [GCC_CAMSS_JPEG_AXI_CLK] = &gcc_camss_jpeg_axi_clk.clkr,
3162 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
3163 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
3164 [GCC_CAMSS_MICRO_AHB_CLK] = &gcc_camss_micro_ahb_clk.clkr,
3165 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
3166 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
3167 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
3168 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
3169 [GCC_CAMSS_CPP_AHB_CLK] = &gcc_camss_cpp_ahb_clk.clkr,
3170 [GCC_CAMSS_CPP_CLK] = &gcc_camss_cpp_clk.clkr,
3171 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
3172 [GCC_CAMSS_VFE_AHB_CLK] = &gcc_camss_vfe_ahb_clk.clkr,
3173 [GCC_CAMSS_VFE_AXI_CLK] = &gcc_camss_vfe_axi_clk.clkr,
3174 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
3175 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
3176 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
3177 [GCC_OXILI_GMEM_CLK] = &gcc_oxili_gmem_clk.clkr,
3178 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3179 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3180 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3181 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
3182 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
3183 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
3184 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
3185 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
3186 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
3187 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
3188 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3189 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
3190 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
3191 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3192 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3193 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3194 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3195 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3196 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3197 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3198 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
3199 [GCC_JPEG_TBU_CLK] = &gcc_jpeg_tbu_clk.clkr,
3200 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
3201 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
3202 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
3203 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
3204 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3205 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3206 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3207 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
3208 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
3209 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,
3210 [BIMC_DDR_CLK_SRC] = &bimc_ddr_clk_src.clkr,
3211 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
3212 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
3213 [BIMC_GPU_CLK_SRC] = &bimc_gpu_clk_src.clkr,
3214 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
3215 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
3216 [ULTAUDIO_AHBFABRIC_CLK_SRC] = &ultaudio_ahbfabric_clk_src.clkr,
3217 [ULTAUDIO_LPAIF_PRI_I2S_CLK_SRC] = &ultaudio_lpaif_pri_i2s_clk_src.clkr,
3218 [ULTAUDIO_LPAIF_SEC_I2S_CLK_SRC] = &ultaudio_lpaif_sec_i2s_clk_src.clkr,
3219 [ULTAUDIO_LPAIF_AUX_I2S_CLK_SRC] = &ultaudio_lpaif_aux_i2s_clk_src.clkr,
3220 [ULTAUDIO_XO_CLK_SRC] = &ultaudio_xo_clk_src.clkr,
3221 [CODEC_DIGCODEC_CLK_SRC] = &codec_digcodec_clk_src.clkr,
3222 [GCC_ULTAUDIO_PCNOC_MPORT_CLK] = &gcc_ultaudio_pcnoc_mport_clk.clkr,
3223 [GCC_ULTAUDIO_PCNOC_SWAY_CLK] = &gcc_ultaudio_pcnoc_sway_clk.clkr,
3224 [GCC_ULTAUDIO_AVSYNC_XO_CLK] = &gcc_ultaudio_avsync_xo_clk.clkr,
3225 [GCC_ULTAUDIO_STC_XO_CLK] = &gcc_ultaudio_stc_xo_clk.clkr,
3226 [GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CLK] = &gcc_ultaudio_ahbfabric_ixfabric_clk.clkr,
3227 [GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CLK] = &gcc_ultaudio_ahbfabric_ixfabric_lpm_clk.clkr,
3228 [GCC_ULTAUDIO_LPAIF_PRI_I2S_CLK] = &gcc_ultaudio_lpaif_pri_i2s_clk.clkr,
3229 [GCC_ULTAUDIO_LPAIF_SEC_I2S_CLK] = &gcc_ultaudio_lpaif_sec_i2s_clk.clkr,
3230 [GCC_ULTAUDIO_LPAIF_AUX_I2S_CLK] = &gcc_ultaudio_lpaif_aux_i2s_clk.clkr,
3231 [GCC_CODEC_DIGCODEC_CLK] = &gcc_codec_digcodec_clk.clkr,