258 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_pcie_apm_init()
265 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_init()
337 	__iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
349 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_pcie_apm_lp_xtal_enable()
355 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
362 		__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
414 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
422 	__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_lp_xtal_enable()
494 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_pcie_apm_stop()
1079 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_stop_device()
1156 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_suspend()
1158 	iwl_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_suspend()
1191 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);  in iwl_trans_pcie_d3_resume()
1192 	iwl_set_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);  in iwl_trans_pcie_d3_resume()
1197 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_d3_resume()
1398 	__iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_grab_nic_access()
1422 	ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_grab_nic_access()
1429 			u32 val = iwl_read32(trans, CSR_GP_CNTRL);  in iwl_trans_pcie_grab_nic_access()
1463 	__iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_release_nic_access()
1711 	IWL_CMD(CSR_GP_CNTRL);  in get_csr_string()
1745 		CSR_GP_CNTRL,  in iwl_pcie_dump_csr()
2547 		iwl_set_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_alloc()
2551 		ret = iwl_poll_bit(trans, CSR_GP_CNTRL,  in iwl_trans_pcie_alloc()