1042 #define XGMAC_IOREAD(_pdata, _reg)					\  argument
1043 	ioread32((_pdata)->xgmac_regs + _reg)
1045 #define XGMAC_IOREAD_BITS(_pdata, _reg, _field)				\  argument
1046 	GET_BITS(XGMAC_IOREAD((_pdata), _reg),				\
1047 		 _reg##_##_field##_INDEX,				\
1048 		 _reg##_##_field##_WIDTH)
1050 #define XGMAC_IOWRITE(_pdata, _reg, _val)				\  argument
1051 	iowrite32((_val), (_pdata)->xgmac_regs + _reg)
1053 #define XGMAC_IOWRITE_BITS(_pdata, _reg, _field, _val)			\  argument
1055 	u32 reg_val = XGMAC_IOREAD((_pdata), _reg);			\
1057 		 _reg##_##_field##_INDEX,				\
1058 		 _reg##_##_field##_WIDTH, (_val));			\
1059 	XGMAC_IOWRITE((_pdata), _reg, reg_val);				\
1066 #define XGMAC_MTL_IOREAD(_pdata, _n, _reg)				\  argument
1068 		 MTL_Q_BASE + ((_n) * MTL_Q_INC) + _reg)
1070 #define XGMAC_MTL_IOREAD_BITS(_pdata, _n, _reg, _field)			\  argument
1071 	GET_BITS(XGMAC_MTL_IOREAD((_pdata), (_n), _reg),		\
1072 		 _reg##_##_field##_INDEX,				\
1073 		 _reg##_##_field##_WIDTH)
1075 #define XGMAC_MTL_IOWRITE(_pdata, _n, _reg, _val)			\  argument
1077 		  MTL_Q_BASE + ((_n) * MTL_Q_INC) + _reg)
1079 #define XGMAC_MTL_IOWRITE_BITS(_pdata, _n, _reg, _field, _val)		\  argument
1081 	u32 reg_val = XGMAC_MTL_IOREAD((_pdata), (_n), _reg);		\
1083 		 _reg##_##_field##_INDEX,				\
1084 		 _reg##_##_field##_WIDTH, (_val));			\
1085 	XGMAC_MTL_IOWRITE((_pdata), (_n), _reg, reg_val);		\
1092 #define XGMAC_DMA_IOREAD(_channel, _reg)				\  argument
1093 	ioread32((_channel)->dma_regs + _reg)
1095 #define XGMAC_DMA_IOREAD_BITS(_channel, _reg, _field)			\  argument
1096 	GET_BITS(XGMAC_DMA_IOREAD((_channel), _reg),			\
1097 		 _reg##_##_field##_INDEX,				\
1098 		 _reg##_##_field##_WIDTH)
1100 #define XGMAC_DMA_IOWRITE(_channel, _reg, _val)				\  argument
1101 	iowrite32((_val), (_channel)->dma_regs + _reg)
1103 #define XGMAC_DMA_IOWRITE_BITS(_channel, _reg, _field, _val)		\  argument
1105 	u32 reg_val = XGMAC_DMA_IOREAD((_channel), _reg);		\
1107 		 _reg##_##_field##_INDEX,				\
1108 		 _reg##_##_field##_WIDTH, (_val));			\
1109 	XGMAC_DMA_IOWRITE((_channel), _reg, reg_val);			\
1126 #define XMDIO_READ(_pdata, _mmd, _reg)					\  argument
1128 		MII_ADDR_C45 | (_mmd << 16) | ((_reg) & 0xffff)))
1130 #define XMDIO_READ_BITS(_pdata, _mmd, _reg, _mask)			\  argument
1131 	(XMDIO_READ((_pdata), _mmd, _reg) & _mask)
1133 #define XMDIO_WRITE(_pdata, _mmd, _reg, _val)				\  argument
1135 		MII_ADDR_C45 | (_mmd << 16) | ((_reg) & 0xffff), (_val)))
1137 #define XMDIO_WRITE_BITS(_pdata, _mmd, _reg, _mask, _val)		\  argument
1139 	u32 mmd_val = XMDIO_READ((_pdata), _mmd, _reg);			\
1142 	XMDIO_WRITE((_pdata), _mmd, _reg, mmd_val);			\