204 	context->mmio_base_mac =  in tile_pcie_open()
206 	if (context->mmio_base_mac == NULL) {  in tile_pcie_open()
232 			__gxio_mmio_read(context->mmio_base_mac + reg_offset);  in tile_pcie_open()
330 	__gxio_mmio_write(trio_context->mmio_base_mac + reg_offset, level_mask);  in trio_handle_level_irq()
405 		__gxio_mmio_read(trio_context->mmio_base_mac + reg_offset);  in strapped_for_rc()
577 	dev_control.word = __gxio_mmio_read32(trio_context->mmio_base_mac +  in fixup_read_and_payload_sizes()
580 	__gxio_mmio_write32(trio_context->mmio_base_mac + reg_offset,  in fixup_read_and_payload_sizes()
596 	rc_dev_cap.word = __gxio_mmio_read32(trio_context->mmio_base_mac +  in fixup_read_and_payload_sizes()
599 	__gxio_mmio_write32(trio_context->mmio_base_mac + reg_offset,  in fixup_read_and_payload_sizes()
616 	dev_control.word = __gxio_mmio_read32(trio_context->mmio_base_mac +  in fixup_read_and_payload_sizes()
717 			__gxio_mmio_read(trio_context->mmio_base_mac +  in pcibios_init()
750 			__gxio_mmio_read(trio_context->mmio_base_mac +  in pcibios_init()
775 			__gxio_mmio_read(trio_context->mmio_base_mac +  in pcibios_init()
778 		__gxio_mmio_write(trio_context->mmio_base_mac + reg_offset,  in pcibios_init()
792 		__gxio_mmio_write32(trio_context->mmio_base_mac + reg_offset,  in pcibios_init()
806 			__gxio_mmio_read32(trio_context->mmio_base_mac +  in pcibios_init()
811 		__gxio_mmio_write32(trio_context->mmio_base_mac +  in pcibios_init()
1241 			mmio_addr = trio_context->mmio_base_mac + reg_offset;  in tile_cfg_read()
1367 			mmio_addr = trio_context->mmio_base_mac + reg_offset;  in tile_cfg_write()