asyw 58 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 63 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.mode << 8 | asyw 64 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyw->image.interval << 4); asyw 66 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.handle[0]); asyw 67 drivers/gpu/drm/nouveau/dispnv50/base507c.c if (asyw->image.format == 0xca) { asyw 77 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.offset[0] >> 8); asyw 79 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 80 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.layout << 20 | asyw 81 drivers/gpu/drm/nouveau/dispnv50/base507c.c (asyw->image.pitch[0] >> 8) << 8 | asyw 82 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyw->image.blocks[0] << 8 | asyw 83 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyw->image.blockh); asyw 84 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->image.kind << 16 | asyw 85 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyw->image.format << 8); asyw 102 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_xlut_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 137 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_ntfy_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 142 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->ntfy.awaken << 30 | asyw->ntfy.offset); asyw 143 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->ntfy.handle); asyw 166 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_sema_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 171 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->sema.offset); asyw 172 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->sema.acquire); asyw 173 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->sema.release); asyw 174 drivers/gpu/drm/nouveau/dispnv50/base507c.c evo_data(push, asyw->sema.handle); asyw 180 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_release(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 187 drivers/gpu/drm/nouveau/dispnv50/base507c.c base507c_acquire(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 190 drivers/gpu/drm/nouveau/dispnv50/base507c.c const struct drm_framebuffer *fb = asyw->state.fb; asyw 193 drivers/gpu/drm/nouveau/dispnv50/base507c.c ret = drm_atomic_helper_check_plane_state(&asyw->state, &asyh->state, asyw 207 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyh->base.x = asyw->state.src.x1 >> 16; asyw 208 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyh->base.y = asyw->state.src.y1 >> 16; asyw 209 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyh->base.w = asyw->state.fb->width; asyw 210 drivers/gpu/drm/nouveau/dispnv50/base507c.c asyh->base.h = asyw->state.fb->height; asyw 25 drivers/gpu/drm/nouveau/dispnv50/base827c.c base827c_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 30 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.mode << 8 | asyw 31 drivers/gpu/drm/nouveau/dispnv50/base827c.c asyw->image.interval << 4); asyw 33 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.handle[0]); asyw 34 drivers/gpu/drm/nouveau/dispnv50/base827c.c if (asyw->image.format == 0xca) { asyw 44 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.offset[0] >> 8); asyw 46 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 47 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.layout << 20 | asyw 48 drivers/gpu/drm/nouveau/dispnv50/base827c.c (asyw->image.pitch[0] >> 8) << 8 | asyw 49 drivers/gpu/drm/nouveau/dispnv50/base827c.c asyw->image.blocks[0] << 8 | asyw 50 drivers/gpu/drm/nouveau/dispnv50/base827c.c asyw->image.blockh); asyw 51 drivers/gpu/drm/nouveau/dispnv50/base827c.c evo_data(push, asyw->image.format << 8); asyw 25 drivers/gpu/drm/nouveau/dispnv50/base907c.c base907c_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 30 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.mode << 8 | asyw 31 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->image.interval << 4); asyw 33 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.handle[0]); asyw 35 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.offset[0] >> 8); asyw 37 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 38 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.layout << 24 | asyw 39 drivers/gpu/drm/nouveau/dispnv50/base907c.c (asyw->image.pitch[0] >> 8) << 8 | asyw 40 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->image.blocks[0] << 8 | asyw 41 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->image.blockh); asyw 42 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->image.format << 8); asyw 63 drivers/gpu/drm/nouveau/dispnv50/base907c.c base907c_xlut_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 68 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->xlut.i.enable << 30 | asyw 69 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->xlut.i.mode << 24); asyw 70 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->xlut.i.offset >> 8); asyw 73 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->xlut.handle); asyw 79 drivers/gpu/drm/nouveau/dispnv50/base907c.c base907c_ilut(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 81 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->xlut.i.mode = 7; asyw 82 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->xlut.i.enable = 2; asyw 83 drivers/gpu/drm/nouveau/dispnv50/base907c.c asyw->xlut.i.load = head907d_olut_load; asyw 105 drivers/gpu/drm/nouveau/dispnv50/base907c.c base907c_csc(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 112 drivers/gpu/drm/nouveau/dispnv50/base907c.c u32 *val = &asyw->csc.matrix[j * 4 + i]; asyw 136 drivers/gpu/drm/nouveau/dispnv50/base907c.c base907c_csc_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 141 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->csc.matrix[0] | 0x80000000); asyw 143 drivers/gpu/drm/nouveau/dispnv50/base907c.c evo_data(push, asyw->csc.matrix[i]); asyw 38 drivers/gpu/drm/nouveau/dispnv50/curs507a.c curs507a_point(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 40 drivers/gpu/drm/nouveau/dispnv50/curs507a.c nvif_wr32(&wndw->wimm.base.user, 0x0084, asyw->point.y << 16 | asyw 41 drivers/gpu/drm/nouveau/dispnv50/curs507a.c asyw->point.x); asyw 52 drivers/gpu/drm/nouveau/dispnv50/curs507a.c struct nv50_wndw_atom *asyw) asyw 55 drivers/gpu/drm/nouveau/dispnv50/curs507a.c u32 offset = asyw->image.offset[0]; asyw 64 drivers/gpu/drm/nouveau/dispnv50/curs507a.c curs507a_release(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 71 drivers/gpu/drm/nouveau/dispnv50/curs507a.c curs507a_acquire(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 74 drivers/gpu/drm/nouveau/dispnv50/curs507a.c struct nv50_head *head = nv50_head(asyw->state.crtc); asyw 77 drivers/gpu/drm/nouveau/dispnv50/curs507a.c ret = drm_atomic_helper_check_plane_state(&asyw->state, &asyh->state, asyw 81 drivers/gpu/drm/nouveau/dispnv50/curs507a.c asyh->curs.visible = asyw->state.visible; asyw 85 drivers/gpu/drm/nouveau/dispnv50/curs507a.c if (asyw->image.w != asyw->image.h) asyw 88 drivers/gpu/drm/nouveau/dispnv50/curs507a.c ret = head->func->curs_layout(head, asyw, asyh); asyw 92 drivers/gpu/drm/nouveau/dispnv50/curs507a.c return head->func->curs_format(head, asyw, asyh); asyw 32 drivers/gpu/drm/nouveau/dispnv50/cursc37a.c cursc37a_point(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 34 drivers/gpu/drm/nouveau/dispnv50/cursc37a.c nvif_wr32(&wndw->wimm.base.user, 0x0208, asyw->point.y << 16 | asyw 35 drivers/gpu/drm/nouveau/dispnv50/cursc37a.c asyw->point.x); asyw 1868 drivers/gpu/drm/nouveau/dispnv50/disp.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(new_plane_state); asyw 1872 drivers/gpu/drm/nouveau/dispnv50/disp.c asyw->clr.mask, asyw->set.mask); asyw 1873 drivers/gpu/drm/nouveau/dispnv50/disp.c if (!asyw->clr.mask) asyw 1876 drivers/gpu/drm/nouveau/dispnv50/disp.c nv50_wndw_flush_clr(wndw, interlock, atom->flush_disable, asyw); asyw 1955 drivers/gpu/drm/nouveau/dispnv50/disp.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(new_plane_state); asyw 1959 drivers/gpu/drm/nouveau/dispnv50/disp.c asyw->set.mask, asyw->clr.mask); asyw 1960 drivers/gpu/drm/nouveau/dispnv50/disp.c if ( !asyw->set.mask && asyw 1961 drivers/gpu/drm/nouveau/dispnv50/disp.c (!asyw->clr.mask || atom->flush_disable)) asyw 1964 drivers/gpu/drm/nouveau/dispnv50/disp.c nv50_wndw_flush_set(wndw, interlock, asyw); asyw 1985 drivers/gpu/drm/nouveau/dispnv50/disp.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(new_plane_state); asyw 1987 drivers/gpu/drm/nouveau/dispnv50/disp.c int ret = nv50_wndw_wait_armed(wndw, asyw); asyw 2059 drivers/gpu/drm/nouveau/dispnv50/disp.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(new_plane_state); asyw 2062 drivers/gpu/drm/nouveau/dispnv50/disp.c if (asyw->set.image) asyw 2063 drivers/gpu/drm/nouveau/dispnv50/disp.c nv50_wndw_ntfy_enable(wndw, asyw); asyw 133 drivers/gpu/drm/nouveau/dispnv50/head507d.c head507d_curs_format(struct nv50_head *head, struct nv50_wndw_atom *asyw, asyw 136 drivers/gpu/drm/nouveau/dispnv50/head507d.c switch (asyw->image.format) { asyw 146 drivers/gpu/drm/nouveau/dispnv50/head507d.c head507d_curs_layout(struct nv50_head *head, struct nv50_wndw_atom *asyw, asyw 149 drivers/gpu/drm/nouveau/dispnv50/head507d.c switch (asyw->image.w) { asyw 67 drivers/gpu/drm/nouveau/dispnv50/head917d.c head917d_curs_layout(struct nv50_head *head, struct nv50_wndw_atom *asyw, asyw 70 drivers/gpu/drm/nouveau/dispnv50/head917d.c switch (asyw->state.fb->width) { asyw 116 drivers/gpu/drm/nouveau/dispnv50/headc37d.c headc37d_curs_format(struct nv50_head *head, struct nv50_wndw_atom *asyw, asyw 119 drivers/gpu/drm/nouveau/dispnv50/headc37d.c asyh->curs.format = asyw->image.format; asyw 44 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ovly507e_scale_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 49 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->scale.sy << 16 | asyw->scale.sx); asyw 50 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->scale.sh << 16 | asyw->scale.sw); asyw 51 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->scale.dw); asyw 70 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ovly507e_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 75 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.interval << 4); asyw 77 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.handle[0]); asyw 81 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.offset[0] >> 8); asyw 83 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 84 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.layout << 20 | asyw 85 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c (asyw->image.pitch[0] >> 8) << 8 | asyw 86 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c asyw->image.blocks[0] << 8 | asyw 87 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c asyw->image.blockh); asyw 88 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->image.kind << 16 | asyw 89 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c asyw->image.format << 8 | asyw 90 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c asyw->image.colorspace); asyw 107 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ovly507e_ntfy_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 112 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->ntfy.awaken << 30 | asyw->ntfy.offset); asyw 113 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c evo_data(push, asyw->ntfy.handle); asyw 119 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ovly507e_release(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 126 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ovly507e_acquire(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 129 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c const struct drm_framebuffer *fb = asyw->state.fb; asyw 132 drivers/gpu/drm/nouveau/dispnv50/ovly507e.c ret = drm_atomic_helper_check_plane_state(&asyw->state, &asyh->state, asyw 28 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c ovly827e_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 33 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.interval << 4); asyw 35 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.handle[0]); asyw 39 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.offset[0] >> 8); asyw 41 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 42 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.layout << 20 | asyw 43 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c (asyw->image.pitch[0] >> 8) << 8 | asyw 44 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c asyw->image.blocks[0] << 8 | asyw 45 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c asyw->image.blockh); asyw 46 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c evo_data(push, asyw->image.format << 8 | asyw 47 drivers/gpu/drm/nouveau/dispnv50/ovly827e.c asyw->image.colorspace); asyw 26 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c ovly907e_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 31 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.interval << 4); asyw 33 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.handle[0]); asyw 37 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.offset[0] >> 8); asyw 39 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 40 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.layout << 24 | asyw 41 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c (asyw->image.pitch[0] >> 8) << 8 | asyw 42 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c asyw->image.blocks[0] << 8 | asyw 43 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c asyw->image.blockh); asyw 44 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c evo_data(push, asyw->image.format << 8 | asyw 45 drivers/gpu/drm/nouveau/dispnv50/ovly907e.c asyw->image.colorspace); asyw 43 drivers/gpu/drm/nouveau/dispnv50/wimmc37b.c wimmc37b_point(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 48 drivers/gpu/drm/nouveau/dispnv50/wimmc37b.c evo_data(push, asyw->point.y << 16 | asyw->point.x); asyw 102 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_wait_armed(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 105 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.ntfy) { asyw 107 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy.offset, asyw 115 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw) asyw 118 drivers/gpu/drm/nouveau/dispnv50/wndw.c .mask = asyw->clr.mask & ~(flush ? 0 : asyw->set.mask), asyw 131 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw) asyw 134 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.mode = 0; asyw 135 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.interval = 1; asyw 138 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.sema ) wndw->func->sema_set (wndw, asyw); asyw 139 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.ntfy ) wndw->func->ntfy_set (wndw, asyw); asyw 140 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.image) wndw->func->image_set(wndw, asyw); asyw 142 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.xlut ) { asyw 143 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->ilut) { asyw 144 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->xlut.i.offset = asyw 145 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_lut_load(&wndw->ilut, asyw->xlut.i.buffer, asyw 146 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ilut, asyw->xlut.i.load); asyw 148 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->func->xlut_set(wndw, asyw); asyw 151 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.csc ) wndw->func->csc_set (wndw, asyw); asyw 152 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.scale) wndw->func->scale_set(wndw, asyw); asyw 153 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.blend) wndw->func->blend_set(wndw, asyw); asyw 154 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.point) { asyw 155 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->set.point = false, asyw->set.mask) asyw 159 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->immd->point(wndw, asyw); asyw 167 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_ntfy_enable(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 171 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy.handle = wndw->wndw.sync.handle; asyw 172 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy.offset = wndw->ntfy; asyw 173 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy.awaken = false; asyw 174 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.ntfy = true; asyw 182 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw, asyw 187 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->func->release(wndw, asyw, asyh); asyw 188 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy.handle = 0; asyw 189 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->sema.handle = 0; asyw 193 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_atomic_check_acquire_yuv(struct nv50_wndw_atom *asyw) asyw 195 drivers/gpu/drm/nouveau/dispnv50/wndw.c switch (asyw->state.fb->format->format) { asyw 196 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_YUYV: asyw->image.format = 0x28; break; asyw 197 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_UYVY: asyw->image.format = 0x29; break; asyw 202 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.colorspace = 1; asyw 207 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_atomic_check_acquire_rgb(struct nv50_wndw_atom *asyw) asyw 209 drivers/gpu/drm/nouveau/dispnv50/wndw.c switch (asyw->state.fb->format->format) { asyw 210 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_C8 : asyw->image.format = 0x1e; break; asyw 212 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ARGB8888 : asyw->image.format = 0xcf; break; asyw 213 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_RGB565 : asyw->image.format = 0xe8; break; asyw 215 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ARGB1555 : asyw->image.format = 0xe9; break; asyw 217 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ABGR2101010 : asyw->image.format = 0xd1; break; asyw 219 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ABGR8888 : asyw->image.format = 0xd5; break; asyw 221 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ARGB2101010 : asyw->image.format = 0xdf; break; asyw 223 drivers/gpu/drm/nouveau/dispnv50/wndw.c case DRM_FORMAT_ABGR16161616F: asyw->image.format = 0xca; break; asyw 227 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.colorspace = 0; asyw 234 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw, asyw 237 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nouveau_framebuffer *fb = nouveau_framebuffer(asyw->state.fb); asyw 243 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->state.fb != armw->state.fb || !armw->visible || modeset) { asyw 244 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.w = fb->base.width; asyw 245 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.h = fb->base.height; asyw 246 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.kind = fb->nvbo->kind; asyw 248 drivers/gpu/drm/nouveau/dispnv50/wndw.c ret = nv50_wndw_atomic_check_acquire_rgb(asyw); asyw 250 drivers/gpu/drm/nouveau/dispnv50/wndw.c ret = nv50_wndw_atomic_check_acquire_yuv(asyw); asyw 255 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->image.kind) { asyw 256 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.layout = 0; asyw 258 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.blockh = fb->nvbo->mode >> 4; asyw 260 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.blockh = fb->nvbo->mode; asyw 261 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.blocks[0] = fb->base.pitches[0] / 64; asyw 262 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.pitch[0] = 0; asyw 264 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.layout = 1; asyw 265 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.blockh = 0; asyw 266 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.blocks[0] = 0; asyw 267 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.pitch[0] = fb->base.pitches[0]; asyw 271 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.interval = 1; asyw 273 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.interval = 0; asyw 274 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.mode = asyw->image.interval ? 0 : 1; asyw 275 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.image = wndw->func->image_set != NULL; asyw 279 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.sx = asyw->state.src_x >> 16; asyw 280 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.sy = asyw->state.src_y >> 16; asyw 281 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.sw = asyw->state.src_w >> 16; asyw 282 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.sh = asyw->state.src_h >> 16; asyw 283 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.dw = asyw->state.crtc_w; asyw 284 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->scale.dh = asyw->state.crtc_h; asyw 285 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (memcmp(&armw->scale, &asyw->scale, sizeof(asyw->scale))) asyw 286 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.scale = true; asyw 290 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.depth = 255 - asyw->state.normalized_zpos; asyw 291 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.k1 = asyw->state.alpha >> 8; asyw 292 drivers/gpu/drm/nouveau/dispnv50/wndw.c switch (asyw->state.pixel_blend_mode) { asyw 294 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.src_color = 2; /* K1 */ asyw 295 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.dst_color = 7; /* NEG_K1_TIMES_SRC */ asyw 298 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.src_color = 5; /* K1_TIMES_SRC */ asyw 299 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.dst_color = 7; /* NEG_K1_TIMES_SRC */ asyw 303 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.src_color = 2; /* K1 */ asyw 304 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->blend.dst_color = 4; /* NEG_K1 */ asyw 307 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (memcmp(&armw->blend, &asyw->blend, sizeof(asyw->blend))) asyw 308 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.blend = true; asyw 312 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->point.x = asyw->state.crtc_x; asyw 313 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->point.y = asyw->state.crtc_y; asyw 314 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (memcmp(&armw->point, &asyw->point, sizeof(asyw->point))) asyw 315 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.point = true; asyw 318 drivers/gpu/drm/nouveau/dispnv50/wndw.c return wndw->func->acquire(wndw, asyw, asyh); asyw 324 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw, asyw 335 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (!ilut && asyw->state.fb->format->format == DRM_FORMAT_C8) { asyw 342 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->visible = false; asyw 353 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->state.fb->format->format != DRM_FORMAT_XBGR16161616F && asyw 354 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->state.fb->format->format != DRM_FORMAT_ABGR16161616F) { asyw 360 drivers/gpu/drm/nouveau/dispnv50/wndw.c memset(&asyw->xlut, 0x00, sizeof(asyw->xlut)); asyw 361 drivers/gpu/drm/nouveau/dispnv50/wndw.c if ((asyw->ilut = wndw->func->ilut ? ilut : NULL)) { asyw 362 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->func->ilut(wndw, asyw); asyw 363 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->xlut.handle = wndw->wndw.vram.handle; asyw 364 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->xlut.i.buffer = !asyw->xlut.i.buffer; asyw 365 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.xlut = true; asyw 367 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.xlut = armw->xlut.handle != 0; asyw 372 drivers/gpu/drm/nouveau/dispnv50/wndw.c (!armw->visible || (armw->xlut.handle && !asyw->xlut.handle))) asyw 373 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.xlut = true; asyw 377 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->func->csc(wndw, asyw, ctm); asyw 378 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->csc.valid = true; asyw 379 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.csc = true; asyw 381 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->csc.valid = false; asyw 382 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.csc = armw->csc.valid; asyw 395 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(state); asyw 405 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->state.crtc) { asyw 406 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyh = nv50_head_atom_get(asyw->state.state, asyw->state.crtc); asyw 410 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->visible = asyh->state.active; asyw 412 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->visible = false; asyw 417 drivers/gpu/drm/nouveau/dispnv50/wndw.c harm = nv50_head_atom_get(asyw->state.state, armw->state.crtc); asyw 423 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->visible && wndw->func->xlut_set && asyw 426 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->state.fb->format->format != asyw 428 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_atomic_check_lut(wndw, armw, asyw, asyh); asyw 431 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->visible) { asyw 433 drivers/gpu/drm/nouveau/dispnv50/wndw.c armw, asyw, asyh); asyw 440 drivers/gpu/drm/nouveau/dispnv50/wndw.c nv50_wndw_atomic_check_release(wndw, asyw, harm); asyw 450 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (!asyw->visible || modeset) { asyw 451 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.ntfy = armw->ntfy.handle != 0; asyw 452 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.sema = armw->sema.handle != 0; asyw 453 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.xlut = armw->xlut.handle != 0; asyw 454 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (asyw->clr.xlut && asyw->visible) asyw 455 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.xlut = asyw->xlut.handle != 0; asyw 456 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.csc = armw->csc.valid; asyw 458 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.image = armw->image.handle[0] != 0; asyw 483 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(state); asyw 489 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (!asyw->state.fb) asyw 503 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.handle[0] = ctxdma->object.handle; asyw 506 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->state.fence = dma_resv_get_excl_rcu(fb->nvbo->bo.base.resv); asyw 507 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image.offset[0] = fb->nvbo->bo.offset; asyw 510 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyh = nv50_head_atom_get(asyw->state.state, asyw->state.crtc); asyw 514 drivers/gpu/drm/nouveau/dispnv50/wndw.c wndw->func->prepare(wndw, asyh, asyw); asyw 531 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw = nv50_wndw_atom(state); asyw 532 drivers/gpu/drm/nouveau/dispnv50/wndw.c __drm_atomic_helper_plane_destroy_state(&asyw->state); asyw 533 drivers/gpu/drm/nouveau/dispnv50/wndw.c kfree(asyw); asyw 540 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw; asyw 541 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (!(asyw = kmalloc(sizeof(*asyw), GFP_KERNEL))) asyw 543 drivers/gpu/drm/nouveau/dispnv50/wndw.c __drm_atomic_helper_plane_duplicate_state(plane, &asyw->state); asyw 544 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->sema = armw->sema; asyw 545 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ntfy = armw->ntfy; asyw 546 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->ilut = NULL; asyw 547 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->xlut = armw->xlut; asyw 548 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->csc = armw->csc; asyw 549 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->image = armw->image; asyw 550 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->point = armw->point; asyw 551 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->clr.mask = 0; asyw 552 drivers/gpu/drm/nouveau/dispnv50/wndw.c asyw->set.mask = 0; asyw 553 drivers/gpu/drm/nouveau/dispnv50/wndw.c return &asyw->state; asyw 566 drivers/gpu/drm/nouveau/dispnv50/wndw.c struct nv50_wndw_atom *asyw; asyw 568 drivers/gpu/drm/nouveau/dispnv50/wndw.c if (WARN_ON(!(asyw = kzalloc(sizeof(*asyw), GFP_KERNEL)))) asyw 574 drivers/gpu/drm/nouveau/dispnv50/wndw.c __drm_atomic_helper_plane_reset(plane, &asyw->state); asyw 53 drivers/gpu/drm/nouveau/dispnv50/wndw.h int (*acquire)(struct nv50_wndw *, struct nv50_wndw_atom *asyw, asyw 55 drivers/gpu/drm/nouveau/dispnv50/wndw.h void (*release)(struct nv50_wndw *, struct nv50_wndw_atom *asyw, asyw 58 drivers/gpu/drm/nouveau/dispnv50/wndw.h struct nv50_wndw_atom *asyw); asyw 37 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_csc_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 43 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->csc.matrix[i]); asyw 60 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_ilut_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 65 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->xlut.i.output_mode << 8 | asyw 66 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.range << 4 | asyw 67 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.size); asyw 68 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->xlut.i.offset >> 8); asyw 69 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->xlut.handle); asyw 75 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_ilut(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 77 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.mode = 2; asyw 78 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.size = 0; asyw 79 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.range = 0; asyw 80 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.output_mode = 1; asyw 81 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->xlut.i.load = head907d_olut_load; asyw 85 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_blend_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 90 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->blend.depth << 4); asyw 91 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->blend.k1); asyw 92 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->blend.dst_color << 12 | asyw 93 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->blend.dst_color << 8 | asyw 94 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->blend.src_color << 4 | asyw 95 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->blend.src_color); asyw 118 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 126 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.mode << 4 | asyw->image.interval); asyw 128 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 129 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.layout << 4 | asyw->image.blockh); asyw 130 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->csc.valid << 17 | asyw 131 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->image.colorspace << 8 | asyw 132 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->image.format); asyw 133 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.blocks[0] | (asyw->image.pitch[0] >> 6)); asyw 135 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.handle[0]); asyw 137 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->image.offset[0] >> 8); asyw 139 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, (asyw->state.src_y >> 16) << 16 | asyw 140 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c (asyw->state.src_x >> 16)); asyw 142 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, (asyw->state.src_h >> 16) << 16 | asyw 143 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c (asyw->state.src_w >> 16)); asyw 145 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->state.crtc_h << 16 | asyw 146 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c asyw->state.crtc_w); asyw 162 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_ntfy_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 167 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->ntfy.handle); asyw 168 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->ntfy.offset | asyw->ntfy.awaken); asyw 185 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_sema_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 190 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->sema.offset); asyw 191 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->sema.acquire); asyw 192 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->sema.release); asyw 193 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c evo_data(push, asyw->sema.handle); asyw 217 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_release(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 223 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c wndwc37e_acquire(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw, asyw 226 drivers/gpu/drm/nouveau/dispnv50/wndwc37e.c return drm_atomic_helper_check_plane_state(&asyw->state, &asyh->state, asyw 32 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c wndwc57e_image_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 40 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.mode << 4 | asyw->image.interval); asyw 42 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.h << 16 | asyw->image.w); asyw 43 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.layout << 4 | asyw->image.blockh); asyw 44 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.colorspace << 8 | asyw 45 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->image.format); asyw 46 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.blocks[0] | (asyw->image.pitch[0] >> 6)); asyw 48 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.handle[0]); asyw 50 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->image.offset[0] >> 8); asyw 52 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, (asyw->state.src_y >> 16) << 16 | asyw 53 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c (asyw->state.src_x >> 16)); asyw 55 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, (asyw->state.src_h >> 16) << 16 | asyw 56 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c (asyw->state.src_w >> 16)); asyw 58 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->state.crtc_h << 16 | asyw 59 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->state.crtc_w); asyw 86 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c wndwc57e_csc_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 92 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->csc.matrix[i]); asyw 109 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c wndwc57e_ilut_set(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 114 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->xlut.i.size << 8 | asyw 115 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.mode << 2 | asyw 116 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.output_mode); asyw 117 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->xlut.handle); asyw 118 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c evo_data(push, asyw->xlut.i.offset >> 8); asyw 160 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c wndwc57e_ilut(struct nv50_wndw *wndw, struct nv50_wndw_atom *asyw) asyw 162 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c u16 size = asyw->ilut->length / sizeof(struct drm_color_lut); asyw 164 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.mode = 1; /* DIRECT8. */ asyw 166 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.mode = 2; /* DIRECT10. */ asyw 169 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.size = 4 /* VSS header. */ + size + 1 /* Entries. */; asyw 170 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.output_mode = 0; /* INTERPOLATE_DISABLE. */ asyw 171 drivers/gpu/drm/nouveau/dispnv50/wndwc57e.c asyw->xlut.i.load = wndwc57e_ilut_load;