abm_dce            41 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	(abm_dce->regs->reg)
abm_dce            45 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->abm_shift->field_name, abm_dce->abm_mask->field_name
abm_dce            50 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->base.ctx
abm_dce            60 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce            86 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c static unsigned int calculate_16_bit_backlight_from_pwm(struct dce_abm *abm_dce)
abm_dce           135 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c static void driver_set_backlight_level(struct dce_abm *abm_dce,
abm_dce           201 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce,
abm_dce           216 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	dce_abm_set_pipe(&abm_dce->base, controller_id);
abm_dce           253 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           254 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	unsigned int backlight = calculate_16_bit_backlight_from_pwm(abm_dce);
abm_dce           293 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           304 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           315 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           336 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           357 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           421 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(abm);
abm_dce           428 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 		dmcu_set_backlight_level(abm_dce,
abm_dce           433 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 		driver_set_backlight_level(abm_dce, backlight_pwm_u16_16);
abm_dce           450 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce,
abm_dce           456 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct abm *base = &abm_dce->base;
abm_dce           466 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->regs = regs;
abm_dce           467 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->abm_shift = abm_shift;
abm_dce           468 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->abm_mask = abm_mask;
abm_dce           477 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = kzalloc(sizeof(*abm_dce), GFP_KERNEL);
abm_dce           479 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	if (abm_dce == NULL) {
abm_dce           484 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	dce_abm_construct(abm_dce, ctx, regs, abm_shift, abm_mask);
abm_dce           486 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	abm_dce->base.funcs = &dce_funcs;
abm_dce           488 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	return &abm_dce->base;
abm_dce           493 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	struct dce_abm *abm_dce = TO_DCE_ABM(*abm);
abm_dce           495 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	if (abm_dce->base.dmcu_is_running == true)
abm_dce           496 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 		abm_dce->base.funcs->set_abm_immediate_disable(*abm);
abm_dce           498 drivers/gpu/drm/amd/display/dc/dce/dce_abm.c 	kfree(abm_dce);