zynq_clkc_base     19 drivers/clk/zynq/clkc.c static void __iomem *zynq_clkc_base;
zynq_clkc_base     21 drivers/clk/zynq/clkc.c #define SLCR_ARMPLL_CTRL		(zynq_clkc_base + 0x00)
zynq_clkc_base     22 drivers/clk/zynq/clkc.c #define SLCR_DDRPLL_CTRL		(zynq_clkc_base + 0x04)
zynq_clkc_base     23 drivers/clk/zynq/clkc.c #define SLCR_IOPLL_CTRL			(zynq_clkc_base + 0x08)
zynq_clkc_base     24 drivers/clk/zynq/clkc.c #define SLCR_PLL_STATUS			(zynq_clkc_base + 0x0c)
zynq_clkc_base     25 drivers/clk/zynq/clkc.c #define SLCR_ARM_CLK_CTRL		(zynq_clkc_base + 0x20)
zynq_clkc_base     26 drivers/clk/zynq/clkc.c #define SLCR_DDR_CLK_CTRL		(zynq_clkc_base + 0x24)
zynq_clkc_base     27 drivers/clk/zynq/clkc.c #define SLCR_DCI_CLK_CTRL		(zynq_clkc_base + 0x28)
zynq_clkc_base     28 drivers/clk/zynq/clkc.c #define SLCR_APER_CLK_CTRL		(zynq_clkc_base + 0x2c)
zynq_clkc_base     29 drivers/clk/zynq/clkc.c #define SLCR_GEM0_CLK_CTRL		(zynq_clkc_base + 0x40)
zynq_clkc_base     30 drivers/clk/zynq/clkc.c #define SLCR_GEM1_CLK_CTRL		(zynq_clkc_base + 0x44)
zynq_clkc_base     31 drivers/clk/zynq/clkc.c #define SLCR_SMC_CLK_CTRL		(zynq_clkc_base + 0x48)
zynq_clkc_base     32 drivers/clk/zynq/clkc.c #define SLCR_LQSPI_CLK_CTRL		(zynq_clkc_base + 0x4c)
zynq_clkc_base     33 drivers/clk/zynq/clkc.c #define SLCR_SDIO_CLK_CTRL		(zynq_clkc_base + 0x50)
zynq_clkc_base     34 drivers/clk/zynq/clkc.c #define SLCR_UART_CLK_CTRL		(zynq_clkc_base + 0x54)
zynq_clkc_base     35 drivers/clk/zynq/clkc.c #define SLCR_SPI_CLK_CTRL		(zynq_clkc_base + 0x58)
zynq_clkc_base     36 drivers/clk/zynq/clkc.c #define SLCR_CAN_CLK_CTRL		(zynq_clkc_base + 0x5c)
zynq_clkc_base     37 drivers/clk/zynq/clkc.c #define SLCR_CAN_MIOCLK_CTRL		(zynq_clkc_base + 0x60)
zynq_clkc_base     38 drivers/clk/zynq/clkc.c #define SLCR_DBG_CLK_CTRL		(zynq_clkc_base + 0x64)
zynq_clkc_base     39 drivers/clk/zynq/clkc.c #define SLCR_PCAP_CLK_CTRL		(zynq_clkc_base + 0x68)
zynq_clkc_base     40 drivers/clk/zynq/clkc.c #define SLCR_FPGA0_CLK_CTRL		(zynq_clkc_base + 0x70)
zynq_clkc_base     41 drivers/clk/zynq/clkc.c #define SLCR_621_TRUE			(zynq_clkc_base + 0xc4)
zynq_clkc_base     42 drivers/clk/zynq/clkc.c #define SLCR_SWDT_CLK_SEL		(zynq_clkc_base + 0x204)
zynq_clkc_base    601 drivers/clk/zynq/clkc.c 		zynq_clkc_base = (__force void __iomem *)slcr->data + res.start;
zynq_clkc_base    608 drivers/clk/zynq/clkc.c 	pr_info("%s: clkc starts at %p\n", __func__, zynq_clkc_base);