or_mask 72 arch/mips/include/asm/mach-rc32434/rb.h extern void set_latch_u5(unsigned char or_mask, unsigned char nand_mask); or_mask 40 arch/mips/rb532/devices.c void set_latch_u5(unsigned char or_mask, unsigned char nand_mask) or_mask 46 arch/mips/rb532/devices.c dev3.state = (dev3.state | or_mask) & ~nand_mask; or_mask 540 drivers/gpu/drm/amd/amdgpu/amdgpu_device.c u32 tmp, reg, and_mask, or_mask; or_mask 549 drivers/gpu/drm/amd/amdgpu/amdgpu_device.c or_mask = registers[i + 2]; or_mask 552 drivers/gpu/drm/amd/amdgpu/amdgpu_device.c tmp = or_mask; or_mask 557 drivers/gpu/drm/amd/amdgpu/amdgpu_device.c tmp |= (or_mask & and_mask); or_mask 559 drivers/gpu/drm/amd/amdgpu/amdgpu_device.c tmp |= or_mask; or_mask 449 drivers/gpu/drm/amd/amdgpu/soc15.c tmp = entry->or_mask; or_mask 453 drivers/gpu/drm/amd/amdgpu/soc15.c tmp |= (entry->or_mask & entry->and_mask); or_mask 42 drivers/gpu/drm/amd/amdgpu/soc15.h u32 or_mask; or_mask 67 drivers/gpu/drm/amd/amdgpu/soc15.h #define SOC15_REG_GOLDEN_VALUE(ip, inst, reg, and_mask, or_mask) \ or_mask 68 drivers/gpu/drm/amd/amdgpu/soc15.h { ip##_HWIP, inst, reg##_BASE_IDX, reg, and_mask, or_mask } or_mask 2892 drivers/gpu/drm/radeon/radeon_combios.c uint32_t reg, val, and_mask, or_mask; or_mask 2920 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS32(index); or_mask 2923 drivers/gpu/drm/radeon/radeon_combios.c val = (val & and_mask) | or_mask; or_mask 2974 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS32(index); or_mask 2977 drivers/gpu/drm/radeon/radeon_combios.c val = (val & and_mask) | or_mask; or_mask 2989 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS32(index); or_mask 2992 drivers/gpu/drm/radeon/radeon_combios.c val = (val & and_mask) | or_mask; or_mask 3023 drivers/gpu/drm/radeon/radeon_combios.c uint32_t val, and_mask, or_mask; or_mask 3041 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS32(offset); or_mask 3045 drivers/gpu/drm/radeon/radeon_combios.c tmp |= or_mask; or_mask 3051 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS32(offset); or_mask 3055 drivers/gpu/drm/radeon/radeon_combios.c tmp |= or_mask; or_mask 3103 drivers/gpu/drm/radeon/radeon_combios.c uint32_t and_mask, or_mask; or_mask 3118 drivers/gpu/drm/radeon/radeon_combios.c or_mask = RBIOS8(offset) << shift; or_mask 3122 drivers/gpu/drm/radeon/radeon_combios.c tmp |= or_mask; or_mask 3212 drivers/gpu/drm/radeon/radeon_combios.c uint32_t or_mask = RBIOS16(offset); or_mask 3217 drivers/gpu/drm/radeon/radeon_combios.c tmp |= or_mask; or_mask 3220 drivers/gpu/drm/radeon/radeon_combios.c or_mask = val << 24; or_mask 3223 drivers/gpu/drm/radeon/radeon_combios.c tmp |= or_mask; or_mask 205 drivers/gpu/drm/radeon/radeon_device.c u32 tmp, reg, and_mask, or_mask; or_mask 214 drivers/gpu/drm/radeon/radeon_device.c or_mask = registers[i + 2]; or_mask 217 drivers/gpu/drm/radeon/radeon_device.c tmp = or_mask; or_mask 221 drivers/gpu/drm/radeon/radeon_device.c tmp |= or_mask; or_mask 91 drivers/iio/adc/mt6577_auxadc.c u32 or_mask, u32 and_mask) or_mask 96 drivers/iio/adc/mt6577_auxadc.c val |= or_mask; or_mask 229 drivers/media/usb/cpia2/cpia2.h u8 or_mask; or_mask 1675 drivers/net/ethernet/natsemi/ns83820.c u32 or_mask = 0; or_mask 1679 drivers/net/ethernet/natsemi/ns83820.c or_mask |= RFCR_AAU | RFCR_AAM; or_mask 1684 drivers/net/ethernet/natsemi/ns83820.c or_mask |= RFCR_AAM; or_mask 1689 drivers/net/ethernet/natsemi/ns83820.c val = (readl(rfcr) & and_mask) | or_mask; or_mask 548 drivers/virt/vboxguest/vboxguest_core.c req->or_mask = fixed_events; or_mask 575 drivers/virt/vboxguest/vboxguest_core.c u32 or_mask, u32 not_mask, or_mask 600 drivers/virt/vboxguest/vboxguest_core.c session->event_filter |= or_mask; or_mask 609 drivers/virt/vboxguest/vboxguest_core.c or_mask = gdev->fixed_events | gdev->event_filter_tracker.mask; or_mask 611 drivers/virt/vboxguest/vboxguest_core.c if (gdev->event_filter_host == or_mask || !req) or_mask 614 drivers/virt/vboxguest/vboxguest_core.c gdev->event_filter_host = or_mask; or_mask 615 drivers/virt/vboxguest/vboxguest_core.c req->or_mask = or_mask; or_mask 616 drivers/virt/vboxguest/vboxguest_core.c req->not_mask = ~or_mask; or_mask 654 drivers/virt/vboxguest/vboxguest_core.c req->or_mask = 0; or_mask 677 drivers/virt/vboxguest/vboxguest_core.c u32 or_mask, u32 not_mask, or_mask 702 drivers/virt/vboxguest/vboxguest_core.c session->guest_caps |= or_mask; or_mask 711 drivers/virt/vboxguest/vboxguest_core.c or_mask = gdev->guest_caps_tracker.mask; or_mask 713 drivers/virt/vboxguest/vboxguest_core.c if (gdev->guest_caps_host == or_mask || !req) or_mask 716 drivers/virt/vboxguest/vboxguest_core.c gdev->guest_caps_host = or_mask; or_mask 717 drivers/virt/vboxguest/vboxguest_core.c req->or_mask = or_mask; or_mask 718 drivers/virt/vboxguest/vboxguest_core.c req->not_mask = ~or_mask; or_mask 1419 drivers/virt/vboxguest/vboxguest_core.c u32 or_mask, not_mask; or_mask 1424 drivers/virt/vboxguest/vboxguest_core.c or_mask = filter->u.in.or_mask; or_mask 1427 drivers/virt/vboxguest/vboxguest_core.c if ((or_mask | not_mask) & ~VMMDEV_EVENT_VALID_EVENT_MASK) or_mask 1430 drivers/virt/vboxguest/vboxguest_core.c return vbg_set_session_event_filter(gdev, session, or_mask, not_mask, or_mask 1437 drivers/virt/vboxguest/vboxguest_core.c u32 or_mask, not_mask; or_mask 1443 drivers/virt/vboxguest/vboxguest_core.c or_mask = caps->u.in.or_mask; or_mask 1446 drivers/virt/vboxguest/vboxguest_core.c if ((or_mask | not_mask) & ~VMMDEV_EVENT_VALID_EVENT_MASK) or_mask 1449 drivers/virt/vboxguest/vboxguest_core.c ret = vbg_set_session_capabilities(gdev, session, or_mask, not_mask, or_mask 191 drivers/virt/vboxguest/vmmdev.h u32 or_mask; or_mask 247 include/uapi/linux/vboxguest.h __u32 or_mask; or_mask 267 include/uapi/linux/vboxguest.h __u32 or_mask; or_mask 67 mm/mm_init.c unsigned long or_mask, add_mask; or_mask 120 mm/mm_init.c or_mask = (ZONES_MASK << ZONES_PGSHIFT) | or_mask 126 mm/mm_init.c BUG_ON(or_mask != add_mask);