od1               453 drivers/gpu/drm/meson/meson_vclk.c 			       unsigned int frac, unsigned int od1,
od1               550 drivers/gpu/drm/meson/meson_vclk.c 				3 << 16, pll_od_to_reg(od1) << 16);
od1               554 drivers/gpu/drm/meson/meson_vclk.c 				3 << 21, pll_od_to_reg(od1) << 21);
od1               557 drivers/gpu/drm/meson/meson_vclk.c 				3 << 16, pll_od_to_reg(od1) << 16);
od1               701 drivers/gpu/drm/meson/meson_vclk.c 	unsigned int od, m, frac, od1, od2, od3;
od1               706 drivers/gpu/drm/meson/meson_vclk.c 			od1 = 2;
od1               710 drivers/gpu/drm/meson/meson_vclk.c 			od1 = od / od2;
od1               714 drivers/gpu/drm/meson/meson_vclk.c 				 pll_freq, m, frac, od1, od2, od3);
od1               716 drivers/gpu/drm/meson/meson_vclk.c 		meson_hdmi_pll_set_params(priv, m, frac, od1, od2, od3);
od1               749 drivers/gpu/drm/meson/meson_vclk.c 			   unsigned int od1, unsigned int od2, unsigned int od3,
od1               765 drivers/gpu/drm/meson/meson_vclk.c 	if (!od1 && !od2 && !od3) {
od1               783 drivers/gpu/drm/meson/meson_vclk.c 		meson_hdmi_pll_set_params(priv, m, frac, od1, od2, od3);
od1               801 drivers/gpu/drm/meson/meson_vclk.c 		meson_hdmi_pll_set_params(priv, m, frac, od1, od2, od3);
od1               818 drivers/gpu/drm/meson/meson_vclk.c 		meson_hdmi_pll_set_params(priv, m, frac, od1, od2, od3);