msi_enabled_mask 115 arch/mips/pci/msi-xlp.c uint32_t msi_enabled_mask; msi_enabled_mask 140 arch/mips/pci/msi-xlp.c md->msi_enabled_mask |= 1u << vec; msi_enabled_mask 143 arch/mips/pci/msi-xlp.c md->msi_enabled_mask); msi_enabled_mask 145 arch/mips/pci/msi-xlp.c nlm_write_reg(md->lnkbase, PCIE_MSI_EN, md->msi_enabled_mask); msi_enabled_mask 157 arch/mips/pci/msi-xlp.c md->msi_enabled_mask &= ~(1u << vec); msi_enabled_mask 160 arch/mips/pci/msi-xlp.c md->msi_enabled_mask); msi_enabled_mask 162 arch/mips/pci/msi-xlp.c nlm_write_reg(md->lnkbase, PCIE_MSI_EN, md->msi_enabled_mask); msi_enabled_mask 478 arch/mips/pci/msi-xlp.c md->msi_enabled_mask = 0; msi_enabled_mask 526 arch/mips/pci/msi-xlp.c md->msi_enabled_mask; msi_enabled_mask 529 arch/mips/pci/msi-xlp.c md->msi_enabled_mask;