gpio_mmio_base    843 drivers/gpu/drm/i915/display/intel_gmbus.c 		dev_priv->gpio_mmio_base = VLV_DISPLAY_BASE;
gpio_mmio_base    849 drivers/gpu/drm/i915/display/intel_gmbus.c 		dev_priv->gpio_mmio_base = PCH_DISPLAY_BASE;
gpio_mmio_base   1334 drivers/gpu/drm/i915/i915_drv.h 	u32 gpio_mmio_base;
gpio_mmio_base   3191 drivers/gpu/drm/i915/i915_reg.h #define GPIO(gpio)		_MMIO(dev_priv->gpio_mmio_base + 0x5010 + \
gpio_mmio_base   3209 drivers/gpu/drm/i915/i915_reg.h #define GMBUS0			_MMIO(dev_priv->gpio_mmio_base + 0x5100) /* clock/port select */
gpio_mmio_base   3218 drivers/gpu/drm/i915/i915_reg.h #define GMBUS1			_MMIO(dev_priv->gpio_mmio_base + 0x5104) /* command/status */
gpio_mmio_base   3233 drivers/gpu/drm/i915/i915_reg.h #define GMBUS2			_MMIO(dev_priv->gpio_mmio_base + 0x5108) /* status */
gpio_mmio_base   3241 drivers/gpu/drm/i915/i915_reg.h #define GMBUS3			_MMIO(dev_priv->gpio_mmio_base + 0x510c) /* data buffer bytes 3-0 */
gpio_mmio_base   3242 drivers/gpu/drm/i915/i915_reg.h #define GMBUS4			_MMIO(dev_priv->gpio_mmio_base + 0x5110) /* interrupt mask (Pineview+) */
gpio_mmio_base   3248 drivers/gpu/drm/i915/i915_reg.h #define GMBUS5			_MMIO(dev_priv->gpio_mmio_base + 0x5120) /* byte index */