de_iir 2395 drivers/gpu/drm/i915/i915_irq.c u32 de_iir) de_iir 2398 drivers/gpu/drm/i915/i915_irq.c u32 hotplug_trigger = de_iir & DE_DP_A_HOTPLUG; de_iir 2403 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_AUX_CHANNEL_A) de_iir 2406 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_GSE) de_iir 2409 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_POISON) de_iir 2413 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_PIPE_VBLANK(pipe)) de_iir 2416 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_PIPE_FIFO_UNDERRUN(pipe)) de_iir 2419 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_PIPE_CRC_DONE(pipe)) de_iir 2424 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_PCH_EVENT) { de_iir 2436 drivers/gpu/drm/i915/i915_irq.c if (IS_GEN(dev_priv, 5) && de_iir & DE_PCU_EVENT) de_iir 2441 drivers/gpu/drm/i915/i915_irq.c u32 de_iir) de_iir 2444 drivers/gpu/drm/i915/i915_irq.c u32 hotplug_trigger = de_iir & DE_DP_A_HOTPLUG_IVB; de_iir 2449 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_ERR_INT_IVB) de_iir 2452 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_EDP_PSR_INT_HSW) { de_iir 2459 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_AUX_CHANNEL_A_IVB) de_iir 2462 drivers/gpu/drm/i915/i915_irq.c if (de_iir & DE_GSE_IVB) de_iir 2466 drivers/gpu/drm/i915/i915_irq.c if (de_iir & (DE_PIPE_VBLANK_IVB(pipe))) de_iir 2471 drivers/gpu/drm/i915/i915_irq.c if (!HAS_PCH_NOP(dev_priv) && (de_iir & DE_PCH_EVENT_IVB)) { de_iir 2492 drivers/gpu/drm/i915/i915_irq.c u32 de_iir, gt_iir, de_ier, sde_ier = 0; de_iir 2527 drivers/gpu/drm/i915/i915_irq.c de_iir = I915_READ(DEIIR); de_iir 2528 drivers/gpu/drm/i915/i915_irq.c if (de_iir) { de_iir 2529 drivers/gpu/drm/i915/i915_irq.c I915_WRITE(DEIIR, de_iir); de_iir 2532 drivers/gpu/drm/i915/i915_irq.c ivb_display_irq_handler(dev_priv, de_iir); de_iir 2534 drivers/gpu/drm/i915/i915_irq.c ilk_display_irq_handler(dev_priv, de_iir);