DP_SEC_AUD_N     1450 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.c 	REG_SET(DP_SEC_AUD_N, 0,
DP_SEC_AUD_N     1451 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.c 			DP_SEC_AUD_N, DP_SEC_AUD_N__DP_SEC_AUD_N__DEFAULT);
DP_SEC_AUD_N       93 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	SRI(DP_SEC_AUD_N, DP, id), \
DP_SEC_AUD_N      196 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	SE_SF(DP_SEC_AUD_N, DP_SEC_AUD_N, mask_sh),\
DP_SEC_AUD_N      276 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	SE_SF(DP0_DP_SEC_AUD_N, DP_SEC_AUD_N, mask_sh),\
DP_SEC_AUD_N      472 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	uint8_t DP_SEC_AUD_N;
DP_SEC_AUD_N      603 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	uint32_t DP_SEC_AUD_N;
DP_SEC_AUD_N      667 drivers/gpu/drm/amd/display/dc/dce/dce_stream_encoder.h 	uint32_t DP_SEC_AUD_N;
DP_SEC_AUD_N     1388 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.c 	REG_SET(DP_SEC_AUD_N, 0,
DP_SEC_AUD_N     1389 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.c 			DP_SEC_AUD_N, DP_SEC_AUD_N__DP_SEC_AUD_N__DEFAULT);
DP_SEC_AUD_N       91 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.h 	SRI(DP_SEC_AUD_N, DP, id), \
DP_SEC_AUD_N      136 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.h 	uint32_t DP_SEC_AUD_N;
DP_SEC_AUD_N      248 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.h 	SE_SF(DP0_DP_SEC_AUD_N, DP_SEC_AUD_N, mask_sh),\
DP_SEC_AUD_N      438 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_stream_encoder.h 	type DP_SEC_AUD_N;\