DP_AUX0_AUX_DPHY_RX_CONTROL0  178 drivers/gpu/drm/amd/display/dc/dcn10/dcn10_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_RECEIVE_WINDOW, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   50 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_START_WINDOW, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   51 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_HALF_SYM_DETECT_LEN, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   52 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_TRANSITION_FILTER_EN, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   53 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_ALLOW_BELOW_THRESHOLD_PHASE_DETECT, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   54 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_ALLOW_BELOW_THRESHOLD_START, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   55 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_ALLOW_BELOW_THRESHOLD_STOP, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   56 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_PHASE_DETECT_LEN, mask_sh),\
DP_AUX0_AUX_DPHY_RX_CONTROL0   57 drivers/gpu/drm/amd/display/dc/dcn20/dcn20_link_encoder.h 	LE_SF(DP_AUX0_AUX_DPHY_RX_CONTROL0, AUX_RX_DETECTION_THRESHOLD, mask_sh), \