ctx_flexeu0        88 drivers/gpu/drm/i915/gvt/scheduler.c 	u32 ctx_flexeu0 = dev_priv->perf.ctx_flexeu0_offset;
ctx_flexeu0       107 drivers/gpu/drm/i915/gvt/scheduler.c 			u32 state_offset = ctx_flexeu0 + i * 2;
ctx_flexeu0       117 drivers/gpu/drm/i915/gvt/scheduler.c 			u32 state_offset = ctx_flexeu0 + i * 2;
ctx_flexeu0      1682 drivers/gpu/drm/i915/i915_perf.c 	u32 ctx_flexeu0 = i915->perf.ctx_flexeu0_offset;
ctx_flexeu0      1701 drivers/gpu/drm/i915/i915_perf.c 		CTX_REG(reg_state, ctx_flexeu0 + i * 2, flex_regs[i],
ctx_flexeu0      1864 drivers/gpu/drm/i915/i915_perf.c 	const u32 ctx_flexeu0 = i915->perf.ctx_flexeu0_offset;
ctx_flexeu0      1865 drivers/gpu/drm/i915/i915_perf.c #define ctx_flexeuN(N) (ctx_flexeu0 + 2 * (N))