clkctrl            97 arch/arm/mach-cns3xxx/core.c 	u32 clkctrl;
clkctrl           101 arch/arm/mach-cns3xxx/core.c 	clkctrl = readl(pm_base + PM_SYS_CLK_CTRL_OFFSET);
clkctrl           102 arch/arm/mach-cns3xxx/core.c 	clkctrl &= 0xfffff1ff;
clkctrl           103 arch/arm/mach-cns3xxx/core.c 	clkctrl |= (0x5 << 9);		/* Hibernate */
clkctrl           104 arch/arm/mach-cns3xxx/core.c 	writel(clkctrl, pm_base + PM_SYS_CLK_CTRL_OFFSET);
clkctrl            27 arch/arm/mach-omap2/omap_hwmod_33xx_43xx_ipblock_data.c #define CLKCTRL(oh, clkctrl) ((oh).prcm.omap4.clkctrl_offs = (clkctrl))
clkctrl            16 drivers/clk/mxs/clk-imx23.c static void __iomem *clkctrl;
clkctrl            19 drivers/clk/mxs/clk-imx23.c #define CLKCTRL clkctrl
clkctrl           107 drivers/clk/mxs/clk-imx23.c 	clkctrl = of_iomap(np, 0);
clkctrl           108 drivers/clk/mxs/clk-imx23.c 	WARN_ON(!clkctrl);
clkctrl            17 drivers/clk/mxs/clk-imx28.c static void __iomem *clkctrl;
clkctrl            18 drivers/clk/mxs/clk-imx28.c #define CLKCTRL clkctrl
clkctrl           162 drivers/clk/mxs/clk-imx28.c 	clkctrl = of_iomap(np, 0);
clkctrl           163 drivers/clk/mxs/clk-imx28.c 	WARN_ON(!clkctrl);
clkctrl            35 drivers/spi/spi-ti-qspi.c 	u32 clkctrl;
clkctrl           193 drivers/spi/spi-ti-qspi.c 	ctx_reg->clkctrl = clk_mask;
clkctrl           209 drivers/spi/spi-ti-qspi.c 	ti_qspi_write(qspi, ctx_reg->clkctrl, QSPI_SPI_CLOCK_CNTRL_REG);