1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21 #ifndef _ASM_POWERPC_EEH_H
22 #define _ASM_POWERPC_EEH_H
23
24
25 #define EEH_PE_STATE_NORMAL 0
26 #define EEH_PE_STATE_RESET 1
27 #define EEH_PE_STATE_STOPPED_IO_DMA 2
28 #define EEH_PE_STATE_STOPPED_DMA 4
29 #define EEH_PE_STATE_UNAVAIL 5
30
31
32 #define EEH_ERR_TYPE_32 0
33 #define EEH_ERR_TYPE_64 1
34 #define EEH_ERR_FUNC_MIN 0
35 #define EEH_ERR_FUNC_LD_MEM_ADDR 0
36 #define EEH_ERR_FUNC_LD_MEM_DATA 1
37 #define EEH_ERR_FUNC_LD_IO_ADDR 2
38 #define EEH_ERR_FUNC_LD_IO_DATA 3
39 #define EEH_ERR_FUNC_LD_CFG_ADDR 4
40 #define EEH_ERR_FUNC_LD_CFG_DATA 5
41 #define EEH_ERR_FUNC_ST_MEM_ADDR 6
42 #define EEH_ERR_FUNC_ST_MEM_DATA 7
43 #define EEH_ERR_FUNC_ST_IO_ADDR 8
44 #define EEH_ERR_FUNC_ST_IO_DATA 9
45 #define EEH_ERR_FUNC_ST_CFG_ADDR 10
46 #define EEH_ERR_FUNC_ST_CFG_DATA 11
47 #define EEH_ERR_FUNC_DMA_RD_ADDR 12
48 #define EEH_ERR_FUNC_DMA_RD_DATA 13
49 #define EEH_ERR_FUNC_DMA_RD_MASTER 14
50 #define EEH_ERR_FUNC_DMA_RD_TARGET 15
51 #define EEH_ERR_FUNC_DMA_WR_ADDR 16
52 #define EEH_ERR_FUNC_DMA_WR_DATA 17
53 #define EEH_ERR_FUNC_DMA_WR_MASTER 18
54 #define EEH_ERR_FUNC_DMA_WR_TARGET 19
55 #define EEH_ERR_FUNC_MAX 19
56
57 #endif