1
2
3
4
5
6 #ifndef _DT_BINDINGS_CLK_MSM_GCC_8916_H
7 #define _DT_BINDINGS_CLK_MSM_GCC_8916_H
8
9 #define GPLL0 0
10 #define GPLL0_VOTE 1
11 #define BIMC_PLL 2
12 #define BIMC_PLL_VOTE 3
13 #define GPLL1 4
14 #define GPLL1_VOTE 5
15 #define GPLL2 6
16 #define GPLL2_VOTE 7
17 #define PCNOC_BFDCD_CLK_SRC 8
18 #define SYSTEM_NOC_BFDCD_CLK_SRC 9
19 #define CAMSS_AHB_CLK_SRC 10
20 #define APSS_AHB_CLK_SRC 11
21 #define CSI0_CLK_SRC 12
22 #define CSI1_CLK_SRC 13
23 #define GFX3D_CLK_SRC 14
24 #define VFE0_CLK_SRC 15
25 #define BLSP1_QUP1_I2C_APPS_CLK_SRC 16
26 #define BLSP1_QUP1_SPI_APPS_CLK_SRC 17
27 #define BLSP1_QUP2_I2C_APPS_CLK_SRC 18
28 #define BLSP1_QUP2_SPI_APPS_CLK_SRC 19
29 #define BLSP1_QUP3_I2C_APPS_CLK_SRC 20
30 #define BLSP1_QUP3_SPI_APPS_CLK_SRC 21
31 #define BLSP1_QUP4_I2C_APPS_CLK_SRC 22
32 #define BLSP1_QUP4_SPI_APPS_CLK_SRC 23
33 #define BLSP1_QUP5_I2C_APPS_CLK_SRC 24
34 #define BLSP1_QUP5_SPI_APPS_CLK_SRC 25
35 #define BLSP1_QUP6_I2C_APPS_CLK_SRC 26
36 #define BLSP1_QUP6_SPI_APPS_CLK_SRC 27
37 #define BLSP1_UART1_APPS_CLK_SRC 28
38 #define BLSP1_UART2_APPS_CLK_SRC 29
39 #define CCI_CLK_SRC 30
40 #define CAMSS_GP0_CLK_SRC 31
41 #define CAMSS_GP1_CLK_SRC 32
42 #define JPEG0_CLK_SRC 33
43 #define MCLK0_CLK_SRC 34
44 #define MCLK1_CLK_SRC 35
45 #define CSI0PHYTIMER_CLK_SRC 36
46 #define CSI1PHYTIMER_CLK_SRC 37
47 #define CPP_CLK_SRC 38
48 #define CRYPTO_CLK_SRC 39
49 #define GP1_CLK_SRC 40
50 #define GP2_CLK_SRC 41
51 #define GP3_CLK_SRC 42
52 #define BYTE0_CLK_SRC 43
53 #define ESC0_CLK_SRC 44
54 #define MDP_CLK_SRC 45
55 #define PCLK0_CLK_SRC 46
56 #define VSYNC_CLK_SRC 47
57 #define PDM2_CLK_SRC 48
58 #define SDCC1_APPS_CLK_SRC 49
59 #define SDCC2_APPS_CLK_SRC 50
60 #define APSS_TCU_CLK_SRC 51
61 #define USB_HS_SYSTEM_CLK_SRC 52
62 #define VCODEC0_CLK_SRC 53
63 #define GCC_BLSP1_AHB_CLK 54
64 #define GCC_BLSP1_SLEEP_CLK 55
65 #define GCC_BLSP1_QUP1_I2C_APPS_CLK 56
66 #define GCC_BLSP1_QUP1_SPI_APPS_CLK 57
67 #define GCC_BLSP1_QUP2_I2C_APPS_CLK 58
68 #define GCC_BLSP1_QUP2_SPI_APPS_CLK 59
69 #define GCC_BLSP1_QUP3_I2C_APPS_CLK 60
70 #define GCC_BLSP1_QUP3_SPI_APPS_CLK 61
71 #define GCC_BLSP1_QUP4_I2C_APPS_CLK 62
72 #define GCC_BLSP1_QUP4_SPI_APPS_CLK 63
73 #define GCC_BLSP1_QUP5_I2C_APPS_CLK 64
74 #define GCC_BLSP1_QUP5_SPI_APPS_CLK 65
75 #define GCC_BLSP1_QUP6_I2C_APPS_CLK 66
76 #define GCC_BLSP1_QUP6_SPI_APPS_CLK 67
77 #define GCC_BLSP1_UART1_APPS_CLK 68
78 #define GCC_BLSP1_UART2_APPS_CLK 69
79 #define GCC_BOOT_ROM_AHB_CLK 70
80 #define GCC_CAMSS_CCI_AHB_CLK 71
81 #define GCC_CAMSS_CCI_CLK 72
82 #define GCC_CAMSS_CSI0_AHB_CLK 73
83 #define GCC_CAMSS_CSI0_CLK 74
84 #define GCC_CAMSS_CSI0PHY_CLK 75
85 #define GCC_CAMSS_CSI0PIX_CLK 76
86 #define GCC_CAMSS_CSI0RDI_CLK 77
87 #define GCC_CAMSS_CSI1_AHB_CLK 78
88 #define GCC_CAMSS_CSI1_CLK 79
89 #define GCC_CAMSS_CSI1PHY_CLK 80
90 #define GCC_CAMSS_CSI1PIX_CLK 81
91 #define GCC_CAMSS_CSI1RDI_CLK 82
92 #define GCC_CAMSS_CSI_VFE0_CLK 83
93 #define GCC_CAMSS_GP0_CLK 84
94 #define GCC_CAMSS_GP1_CLK 85
95 #define GCC_CAMSS_ISPIF_AHB_CLK 86
96 #define GCC_CAMSS_JPEG0_CLK 87
97 #define GCC_CAMSS_JPEG_AHB_CLK 88
98 #define GCC_CAMSS_JPEG_AXI_CLK 89
99 #define GCC_CAMSS_MCLK0_CLK 90
100 #define GCC_CAMSS_MCLK1_CLK 91
101 #define GCC_CAMSS_MICRO_AHB_CLK 92
102 #define GCC_CAMSS_CSI0PHYTIMER_CLK 93
103 #define GCC_CAMSS_CSI1PHYTIMER_CLK 94
104 #define GCC_CAMSS_AHB_CLK 95
105 #define GCC_CAMSS_TOP_AHB_CLK 96
106 #define GCC_CAMSS_CPP_AHB_CLK 97
107 #define GCC_CAMSS_CPP_CLK 98
108 #define GCC_CAMSS_VFE0_CLK 99
109 #define GCC_CAMSS_VFE_AHB_CLK 100
110 #define GCC_CAMSS_VFE_AXI_CLK 101
111 #define GCC_CRYPTO_AHB_CLK 102
112 #define GCC_CRYPTO_AXI_CLK 103
113 #define GCC_CRYPTO_CLK 104
114 #define GCC_OXILI_GMEM_CLK 105
115 #define GCC_GP1_CLK 106
116 #define GCC_GP2_CLK 107
117 #define GCC_GP3_CLK 108
118 #define GCC_MDSS_AHB_CLK 109
119 #define GCC_MDSS_AXI_CLK 110
120 #define GCC_MDSS_BYTE0_CLK 111
121 #define GCC_MDSS_ESC0_CLK 112
122 #define GCC_MDSS_MDP_CLK 113
123 #define GCC_MDSS_PCLK0_CLK 114
124 #define GCC_MDSS_VSYNC_CLK 115
125 #define GCC_MSS_CFG_AHB_CLK 116
126 #define GCC_OXILI_AHB_CLK 117
127 #define GCC_OXILI_GFX3D_CLK 118
128 #define GCC_PDM2_CLK 119
129 #define GCC_PDM_AHB_CLK 120
130 #define GCC_PRNG_AHB_CLK 121
131 #define GCC_SDCC1_AHB_CLK 122
132 #define GCC_SDCC1_APPS_CLK 123
133 #define GCC_SDCC2_AHB_CLK 124
134 #define GCC_SDCC2_APPS_CLK 125
135 #define GCC_GTCU_AHB_CLK 126
136 #define GCC_JPEG_TBU_CLK 127
137 #define GCC_MDP_TBU_CLK 128
138 #define GCC_SMMU_CFG_CLK 129
139 #define GCC_VENUS_TBU_CLK 130
140 #define GCC_VFE_TBU_CLK 131
141 #define GCC_USB2A_PHY_SLEEP_CLK 132
142 #define GCC_USB_HS_AHB_CLK 133
143 #define GCC_USB_HS_SYSTEM_CLK 134
144 #define GCC_VENUS0_AHB_CLK 135
145 #define GCC_VENUS0_AXI_CLK 136
146 #define GCC_VENUS0_VCODEC0_CLK 137
147 #define BIMC_DDR_CLK_SRC 138
148 #define GCC_APSS_TCU_CLK 139
149 #define GCC_GFX_TCU_CLK 140
150 #define BIMC_GPU_CLK_SRC 141
151 #define GCC_BIMC_GFX_CLK 142
152 #define GCC_BIMC_GPU_CLK 143
153 #define ULTAUDIO_LPAIF_PRI_I2S_CLK_SRC 144
154 #define ULTAUDIO_LPAIF_SEC_I2S_CLK_SRC 145
155 #define ULTAUDIO_LPAIF_AUX_I2S_CLK_SRC 146
156 #define ULTAUDIO_XO_CLK_SRC 147
157 #define ULTAUDIO_AHBFABRIC_CLK_SRC 148
158 #define CODEC_DIGCODEC_CLK_SRC 149
159 #define GCC_ULTAUDIO_PCNOC_MPORT_CLK 150
160 #define GCC_ULTAUDIO_PCNOC_SWAY_CLK 151
161 #define GCC_ULTAUDIO_AVSYNC_XO_CLK 152
162 #define GCC_ULTAUDIO_STC_XO_CLK 153
163 #define GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CLK 154
164 #define GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CLK 155
165 #define GCC_ULTAUDIO_LPAIF_PRI_I2S_CLK 156
166 #define GCC_ULTAUDIO_LPAIF_SEC_I2S_CLK 157
167 #define GCC_ULTAUDIO_LPAIF_AUX_I2S_CLK 158
168 #define GCC_CODEC_DIGCODEC_CLK 159
169 #define GCC_MSS_Q6_BIMC_AXI_CLK 160
170
171
172 #define BIMC_GDSC 0
173 #define VENUS_GDSC 1
174 #define MDSS_GDSC 2
175 #define JPEG_GDSC 3
176 #define VFE_GDSC 4
177 #define OXILI_GDSC 5
178
179 #endif