1
2
3
4
5
6
7
8
9
10
11
12
13 #ifndef ASIC_REG_SRAM_Y0_X1_RTR_REGS_H_
14 #define ASIC_REG_SRAM_Y0_X1_RTR_REGS_H_
15
16
17
18
19
20
21
22 #define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_E_ARB 0x205100
23
24 #define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_W_ARB 0x205104
25
26 #define mmSRAM_Y0_X1_RTR_HBW_RD_RQ_L_ARB 0x205110
27
28 #define mmSRAM_Y0_X1_RTR_HBW_E_ARB_MAX 0x205120
29
30 #define mmSRAM_Y0_X1_RTR_HBW_W_ARB_MAX 0x205124
31
32 #define mmSRAM_Y0_X1_RTR_HBW_L_ARB_MAX 0x205130
33
34 #define mmSRAM_Y0_X1_RTR_HBW_DATA_E_ARB 0x205140
35
36 #define mmSRAM_Y0_X1_RTR_HBW_DATA_W_ARB 0x205144
37
38 #define mmSRAM_Y0_X1_RTR_HBW_DATA_L_ARB 0x205148
39
40 #define mmSRAM_Y0_X1_RTR_HBW_WR_RS_E_ARB 0x205160
41
42 #define mmSRAM_Y0_X1_RTR_HBW_WR_RS_W_ARB 0x205164
43
44 #define mmSRAM_Y0_X1_RTR_HBW_WR_RS_L_ARB 0x205168
45
46 #define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_E_ARB 0x205200
47
48 #define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_W_ARB 0x205204
49
50 #define mmSRAM_Y0_X1_RTR_LBW_RD_RQ_L_ARB 0x205210
51
52 #define mmSRAM_Y0_X1_RTR_LBW_E_ARB_MAX 0x205220
53
54 #define mmSRAM_Y0_X1_RTR_LBW_W_ARB_MAX 0x205224
55
56 #define mmSRAM_Y0_X1_RTR_LBW_L_ARB_MAX 0x205230
57
58 #define mmSRAM_Y0_X1_RTR_LBW_DATA_E_ARB 0x205240
59
60 #define mmSRAM_Y0_X1_RTR_LBW_DATA_W_ARB 0x205244
61
62 #define mmSRAM_Y0_X1_RTR_LBW_DATA_L_ARB 0x205248
63
64 #define mmSRAM_Y0_X1_RTR_LBW_WR_RS_E_ARB 0x205260
65
66 #define mmSRAM_Y0_X1_RTR_LBW_WR_RS_W_ARB 0x205264
67
68 #define mmSRAM_Y0_X1_RTR_LBW_WR_RS_L_ARB 0x205268
69
70 #define mmSRAM_Y0_X1_RTR_DBG_E_ARB 0x205300
71
72 #define mmSRAM_Y0_X1_RTR_DBG_W_ARB 0x205304
73
74 #define mmSRAM_Y0_X1_RTR_DBG_L_ARB 0x205310
75
76 #define mmSRAM_Y0_X1_RTR_DBG_E_ARB_MAX 0x205320
77
78 #define mmSRAM_Y0_X1_RTR_DBG_W_ARB_MAX 0x205324
79
80 #define mmSRAM_Y0_X1_RTR_DBG_L_ARB_MAX 0x205330
81
82 #endif