1
2
3
4
5
6
7
8
9
10
11
12
13 #ifndef ASIC_REG_PCIE_WRAP_REGS_H_
14 #define ASIC_REG_PCIE_WRAP_REGS_H_
15
16
17
18
19
20
21
22 #define mmPCIE_WRAP_PHY_RST_N 0xC01300
23
24 #define mmPCIE_WRAP_OUTSTAND_TRANS 0xC01400
25
26 #define mmPCIE_WRAP_MASK_REQ 0xC01404
27
28 #define mmPCIE_WRAP_IND_AWADDR_L 0xC01500
29
30 #define mmPCIE_WRAP_IND_AWADDR_H 0xC01504
31
32 #define mmPCIE_WRAP_IND_AWLEN 0xC01508
33
34 #define mmPCIE_WRAP_IND_AWSIZE 0xC0150C
35
36 #define mmPCIE_WRAP_IND_AWBURST 0xC01510
37
38 #define mmPCIE_WRAP_IND_AWLOCK 0xC01514
39
40 #define mmPCIE_WRAP_IND_AWCACHE 0xC01518
41
42 #define mmPCIE_WRAP_IND_AWPROT 0xC0151C
43
44 #define mmPCIE_WRAP_IND_AWVALID 0xC01520
45
46 #define mmPCIE_WRAP_IND_WDATA_0 0xC01524
47
48 #define mmPCIE_WRAP_IND_WDATA_1 0xC01528
49
50 #define mmPCIE_WRAP_IND_WDATA_2 0xC0152C
51
52 #define mmPCIE_WRAP_IND_WDATA_3 0xC01530
53
54 #define mmPCIE_WRAP_IND_WSTRB 0xC01544
55
56 #define mmPCIE_WRAP_IND_WLAST 0xC01548
57
58 #define mmPCIE_WRAP_IND_WVALID 0xC0154C
59
60 #define mmPCIE_WRAP_IND_BRESP 0xC01550
61
62 #define mmPCIE_WRAP_IND_BVALID 0xC01554
63
64 #define mmPCIE_WRAP_IND_ARADDR_0 0xC01558
65
66 #define mmPCIE_WRAP_IND_ARADDR_1 0xC0155C
67
68 #define mmPCIE_WRAP_IND_ARLEN 0xC01560
69
70 #define mmPCIE_WRAP_IND_ARSIZE 0xC01564
71
72 #define mmPCIE_WRAP_IND_ARBURST 0xC01568
73
74 #define mmPCIE_WRAP_IND_ARLOCK 0xC0156C
75
76 #define mmPCIE_WRAP_IND_ARCACHE 0xC01570
77
78 #define mmPCIE_WRAP_IND_ARPROT 0xC01574
79
80 #define mmPCIE_WRAP_IND_ARVALID 0xC01578
81
82 #define mmPCIE_WRAP_IND_RDATA_0 0xC0157C
83
84 #define mmPCIE_WRAP_IND_RDATA_1 0xC01580
85
86 #define mmPCIE_WRAP_IND_RDATA_2 0xC01584
87
88 #define mmPCIE_WRAP_IND_RDATA_3 0xC01588
89
90 #define mmPCIE_WRAP_IND_RLAST 0xC0159C
91
92 #define mmPCIE_WRAP_IND_RRESP 0xC015A0
93
94 #define mmPCIE_WRAP_IND_RVALID 0xC015A4
95
96 #define mmPCIE_WRAP_IND_AWMISC_INFO 0xC015A8
97
98 #define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_0 0xC015AC
99
100 #define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_1 0xC015B0
101
102 #define mmPCIE_WRAP_IND_AWMISC_INFO_P_TAG 0xC015B4
103
104 #define mmPCIE_WRAP_IND_AWMISC_INFO_ATU_BYPAS 0xC015B8
105
106 #define mmPCIE_WRAP_IND_AWMISC_INFO_FUNC_NUM 0xC015BC
107
108 #define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_ACT 0xC015C0
109
110 #define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_NUM 0xC015C4
111
112 #define mmPCIE_WRAP_IND_AWMISC_INFO_TLPPRFX 0xC015C8
113
114 #define mmPCIE_WRAP_IND_ARMISC_INFO 0xC015CC
115
116 #define mmPCIE_WRAP_IND_ARMISC_INFO_TLPPRFX 0xC015D0
117
118 #define mmPCIE_WRAP_IND_ARMISC_INFO_ATU_BYP 0xC015D4
119
120 #define mmPCIE_WRAP_IND_ARMISC_INFO_FUNC_NUM 0xC015D8
121
122 #define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_ACT 0xC015DC
123
124 #define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_NUM 0xC015E0
125
126 #define mmPCIE_WRAP_SLV_AWMISC_INFO 0xC01800
127
128 #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0 0xC01804
129
130 #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1 0xC01808
131
132 #define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG 0xC0180C
133
134 #define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS 0xC01810
135
136 #define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM 0xC01814
137
138 #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT 0xC01818
139
140 #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM 0xC0181C
141
142 #define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX 0xC01820
143
144 #define mmPCIE_WRAP_SLV_ARMISC_INFO 0xC01824
145
146 #define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX 0xC01828
147
148 #define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP 0xC0182C
149
150 #define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM 0xC01830
151
152 #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT 0xC01834
153
154 #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM 0xC01838
155
156 #define mmPCIE_WRAP_MAX_QID 0xC01900
157
158 #define mmPCIE_WRAP_DB_BASE_ADDR_L_0 0xC01910
159
160 #define mmPCIE_WRAP_DB_BASE_ADDR_L_1 0xC01914
161
162 #define mmPCIE_WRAP_DB_BASE_ADDR_L_2 0xC01918
163
164 #define mmPCIE_WRAP_DB_BASE_ADDR_L_3 0xC0191C
165
166 #define mmPCIE_WRAP_DB_BASE_ADDR_H_0 0xC01920
167
168 #define mmPCIE_WRAP_DB_BASE_ADDR_H_1 0xC01924
169
170 #define mmPCIE_WRAP_DB_BASE_ADDR_H_2 0xC01928
171
172 #define mmPCIE_WRAP_DB_BASE_ADDR_H_3 0xC0192C
173
174 #define mmPCIE_WRAP_DB_MASK 0xC01940
175
176 #define mmPCIE_WRAP_SQ_BASE_ADDR_H 0xC01A00
177
178 #define mmPCIE_WRAP_SQ_BASE_ADDR_L 0xC01A04
179
180 #define mmPCIE_WRAP_SQ_STRIDE_ACCRESS 0xC01A08
181
182 #define mmPCIE_WRAP_SQ_POP_CMD 0xC01A10
183
184 #define mmPCIE_WRAP_SQ_POP_DATA 0xC01A14
185
186 #define mmPCIE_WRAP_DB_INTR_0 0xC01A20
187
188 #define mmPCIE_WRAP_DB_INTR_1 0xC01A24
189
190 #define mmPCIE_WRAP_DB_INTR_2 0xC01A28
191
192 #define mmPCIE_WRAP_DB_INTR_3 0xC01A2C
193
194 #define mmPCIE_WRAP_DB_INTR_4 0xC01A30
195
196 #define mmPCIE_WRAP_DB_INTR_5 0xC01A34
197
198 #define mmPCIE_WRAP_DB_INTR_6 0xC01A38
199
200 #define mmPCIE_WRAP_DB_INTR_7 0xC01A3C
201
202 #define mmPCIE_WRAP_MMU_BYPASS_DMA 0xC01A80
203
204 #define mmPCIE_WRAP_MMU_BYPASS_NON_DMA 0xC01A84
205
206 #define mmPCIE_WRAP_ASID_NON_DMA 0xC01A90
207
208 #define mmPCIE_WRAP_ASID_DMA_0 0xC01AA0
209
210 #define mmPCIE_WRAP_ASID_DMA_1 0xC01AA4
211
212 #define mmPCIE_WRAP_ASID_DMA_2 0xC01AA8
213
214 #define mmPCIE_WRAP_ASID_DMA_3 0xC01AAC
215
216 #define mmPCIE_WRAP_ASID_DMA_4 0xC01AB0
217
218 #define mmPCIE_WRAP_ASID_DMA_5 0xC01AB4
219
220 #define mmPCIE_WRAP_ASID_DMA_6 0xC01AB8
221
222 #define mmPCIE_WRAP_ASID_DMA_7 0xC01ABC
223
224 #define mmPCIE_WRAP_CPU_HOT_RST 0xC01AE0
225
226 #define mmPCIE_WRAP_AXI_PROT_OVR 0xC01AE4
227
228 #define mmPCIE_WRAP_CACHE_OVR 0xC01B00
229
230 #define mmPCIE_WRAP_LOCK_OVR 0xC01B04
231
232 #define mmPCIE_WRAP_PROT_OVR 0xC01B08
233
234 #define mmPCIE_WRAP_ARUSER_OVR 0xC01B0C
235
236 #define mmPCIE_WRAP_AWUSER_OVR 0xC01B10
237
238 #define mmPCIE_WRAP_ARUSER_OVR_EN 0xC01B14
239
240 #define mmPCIE_WRAP_AWUSER_OVR_EN 0xC01B18
241
242 #define mmPCIE_WRAP_MAX_OUTSTAND 0xC01B20
243
244 #define mmPCIE_WRAP_MST_IN 0xC01B24
245
246 #define mmPCIE_WRAP_RSP_OK 0xC01B28
247
248 #define mmPCIE_WRAP_LBW_CACHE_OVR 0xC01B40
249
250 #define mmPCIE_WRAP_LBW_LOCK_OVR 0xC01B44
251
252 #define mmPCIE_WRAP_LBW_PROT_OVR 0xC01B48
253
254 #define mmPCIE_WRAP_LBW_ARUSER_OVR 0xC01B4C
255
256 #define mmPCIE_WRAP_LBW_AWUSER_OVR 0xC01B50
257
258 #define mmPCIE_WRAP_LBW_ARUSER_OVR_EN 0xC01B58
259
260 #define mmPCIE_WRAP_LBW_AWUSER_OVR_EN 0xC01B5C
261
262 #define mmPCIE_WRAP_LBW_MAX_OUTSTAND 0xC01B60
263
264 #define mmPCIE_WRAP_LBW_MST_IN 0xC01B64
265
266 #define mmPCIE_WRAP_LBW_RSP_OK 0xC01B68
267
268 #define mmPCIE_WRAP_QUEUE_INIT 0xC01C00
269
270 #define mmPCIE_WRAP_AXI_SPLIT_INTR_0 0xC01C10
271
272 #define mmPCIE_WRAP_AXI_SPLIT_INTR_1 0xC01C14
273
274 #define mmPCIE_WRAP_DB_AWUSER 0xC01D00
275
276 #define mmPCIE_WRAP_DB_ARUSER 0xC01D04
277
278 #define mmPCIE_WRAP_PCIE_AWUSER 0xC01D08
279
280 #define mmPCIE_WRAP_PCIE_ARUSER 0xC01D0C
281
282 #define mmPCIE_WRAP_PSOC_AWUSER 0xC01D10
283
284 #define mmPCIE_WRAP_PSOC_ARUSER 0xC01D14
285
286 #define mmPCIE_WRAP_SCH_Q_AWUSER 0xC01D18
287
288 #define mmPCIE_WRAP_SCH_Q_ARUSER 0xC01D1C
289
290 #define mmPCIE_WRAP_PSOC2PCI_AWUSER 0xC01D40
291
292 #define mmPCIE_WRAP_PSOC2PCI_ARUSER 0xC01D44
293
294 #define mmPCIE_WRAP_DRAIN_TIMEOUT 0xC01D50
295
296 #define mmPCIE_WRAP_DRAIN_CFG 0xC01D54
297
298 #define mmPCIE_WRAP_DB_AXI_ERR 0xC01DE0
299
300 #define mmPCIE_WRAP_SPMU_INTR 0xC01DE4
301
302 #define mmPCIE_WRAP_AXI_INTR 0xC01DE8
303
304 #define mmPCIE_WRAP_E2E_CTRL 0xC01DF0
305
306 #endif