1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21 #ifndef _hdp_5_0_0_OFFSET_HEADER
22 #define _hdp_5_0_0_OFFSET_HEADER
23
24
25
26
27
28 #define mmHDP_MMHUB_TLVL 0x0000
29 #define mmHDP_MMHUB_TLVL_BASE_IDX 0
30 #define mmHDP_MMHUB_UNITID 0x0001
31 #define mmHDP_MMHUB_UNITID_BASE_IDX 0
32 #define mmHDP_NONSURFACE_BASE 0x0040
33 #define mmHDP_NONSURFACE_BASE_BASE_IDX 0
34 #define mmHDP_NONSURFACE_INFO 0x0041
35 #define mmHDP_NONSURFACE_INFO_BASE_IDX 0
36 #define mmHDP_NONSURFACE_BASE_HI 0x0042
37 #define mmHDP_NONSURFACE_BASE_HI_BASE_IDX 0
38 #define mmHDP_SURFACE_WRITE_FLAGS 0x00c4
39 #define mmHDP_SURFACE_WRITE_FLAGS_BASE_IDX 0
40 #define mmHDP_SURFACE_READ_FLAGS 0x00c5
41 #define mmHDP_SURFACE_READ_FLAGS_BASE_IDX 0
42 #define mmHDP_SURFACE_WRITE_FLAGS_CLR 0x00c6
43 #define mmHDP_SURFACE_WRITE_FLAGS_CLR_BASE_IDX 0
44 #define mmHDP_SURFACE_READ_FLAGS_CLR 0x00c7
45 #define mmHDP_SURFACE_READ_FLAGS_CLR_BASE_IDX 0
46 #define mmHDP_NONSURF_FLAGS 0x00c8
47 #define mmHDP_NONSURF_FLAGS_BASE_IDX 0
48 #define mmHDP_NONSURF_FLAGS_CLR 0x00c9
49 #define mmHDP_NONSURF_FLAGS_CLR_BASE_IDX 0
50 #define mmHDP_HOST_PATH_CNTL 0x00cc
51 #define mmHDP_HOST_PATH_CNTL_BASE_IDX 0
52 #define mmHDP_SW_SEMAPHORE 0x00cd
53 #define mmHDP_SW_SEMAPHORE_BASE_IDX 0
54 #define mmHDP_LAST_SURFACE_HIT 0x00d0
55 #define mmHDP_LAST_SURFACE_HIT_BASE_IDX 0
56 #define mmHDP_READ_CACHE_INVALIDATE 0x00d1
57 #define mmHDP_READ_CACHE_INVALIDATE_BASE_IDX 0
58 #define mmHDP_OUTSTANDING_REQ 0x00d2
59 #define mmHDP_OUTSTANDING_REQ_BASE_IDX 0
60 #define mmHDP_MISC_CNTL 0x00d3
61 #define mmHDP_MISC_CNTL_BASE_IDX 0
62 #define mmHDP_MEM_POWER_CTRL 0x00d4
63 #define mmHDP_MEM_POWER_CTRL_BASE_IDX 0
64 #define mmHDP_MMHUB_CNTL 0x00d5
65 #define mmHDP_MMHUB_CNTL_BASE_IDX 0
66 #define mmHDP_EDC_CNT 0x00d6
67 #define mmHDP_EDC_CNT_BASE_IDX 0
68 #define mmHDP_VERSION 0x00d7
69 #define mmHDP_VERSION_BASE_IDX 0
70 #define mmHDP_CLK_CNTL 0x00d8
71 #define mmHDP_CLK_CNTL_BASE_IDX 0
72 #define mmHDP_MEMIO_CNTL 0x00f6
73 #define mmHDP_MEMIO_CNTL_BASE_IDX 0
74 #define mmHDP_MEMIO_ADDR 0x00f7
75 #define mmHDP_MEMIO_ADDR_BASE_IDX 0
76 #define mmHDP_MEMIO_STATUS 0x00f8
77 #define mmHDP_MEMIO_STATUS_BASE_IDX 0
78 #define mmHDP_MEMIO_WR_DATA 0x00f9
79 #define mmHDP_MEMIO_WR_DATA_BASE_IDX 0
80 #define mmHDP_MEMIO_RD_DATA 0x00fa
81 #define mmHDP_MEMIO_RD_DATA_BASE_IDX 0
82 #define mmHDP_XDP_DIRECT2HDP_FIRST 0x0100
83 #define mmHDP_XDP_DIRECT2HDP_FIRST_BASE_IDX 0
84 #define mmHDP_XDP_D2H_FLUSH 0x0101
85 #define mmHDP_XDP_D2H_FLUSH_BASE_IDX 0
86 #define mmHDP_XDP_D2H_BAR_UPDATE 0x0102
87 #define mmHDP_XDP_D2H_BAR_UPDATE_BASE_IDX 0
88 #define mmHDP_XDP_D2H_RSVD_3 0x0103
89 #define mmHDP_XDP_D2H_RSVD_3_BASE_IDX 0
90 #define mmHDP_XDP_D2H_RSVD_4 0x0104
91 #define mmHDP_XDP_D2H_RSVD_4_BASE_IDX 0
92 #define mmHDP_XDP_D2H_RSVD_5 0x0105
93 #define mmHDP_XDP_D2H_RSVD_5_BASE_IDX 0
94 #define mmHDP_XDP_D2H_RSVD_6 0x0106
95 #define mmHDP_XDP_D2H_RSVD_6_BASE_IDX 0
96 #define mmHDP_XDP_D2H_RSVD_7 0x0107
97 #define mmHDP_XDP_D2H_RSVD_7_BASE_IDX 0
98 #define mmHDP_XDP_D2H_RSVD_8 0x0108
99 #define mmHDP_XDP_D2H_RSVD_8_BASE_IDX 0
100 #define mmHDP_XDP_D2H_RSVD_9 0x0109
101 #define mmHDP_XDP_D2H_RSVD_9_BASE_IDX 0
102 #define mmHDP_XDP_D2H_RSVD_10 0x010a
103 #define mmHDP_XDP_D2H_RSVD_10_BASE_IDX 0
104 #define mmHDP_XDP_D2H_RSVD_11 0x010b
105 #define mmHDP_XDP_D2H_RSVD_11_BASE_IDX 0
106 #define mmHDP_XDP_D2H_RSVD_12 0x010c
107 #define mmHDP_XDP_D2H_RSVD_12_BASE_IDX 0
108 #define mmHDP_XDP_D2H_RSVD_13 0x010d
109 #define mmHDP_XDP_D2H_RSVD_13_BASE_IDX 0
110 #define mmHDP_XDP_D2H_RSVD_14 0x010e
111 #define mmHDP_XDP_D2H_RSVD_14_BASE_IDX 0
112 #define mmHDP_XDP_D2H_RSVD_15 0x010f
113 #define mmHDP_XDP_D2H_RSVD_15_BASE_IDX 0
114 #define mmHDP_XDP_D2H_RSVD_16 0x0110
115 #define mmHDP_XDP_D2H_RSVD_16_BASE_IDX 0
116 #define mmHDP_XDP_D2H_RSVD_17 0x0111
117 #define mmHDP_XDP_D2H_RSVD_17_BASE_IDX 0
118 #define mmHDP_XDP_D2H_RSVD_18 0x0112
119 #define mmHDP_XDP_D2H_RSVD_18_BASE_IDX 0
120 #define mmHDP_XDP_D2H_RSVD_19 0x0113
121 #define mmHDP_XDP_D2H_RSVD_19_BASE_IDX 0
122 #define mmHDP_XDP_D2H_RSVD_20 0x0114
123 #define mmHDP_XDP_D2H_RSVD_20_BASE_IDX 0
124 #define mmHDP_XDP_D2H_RSVD_21 0x0115
125 #define mmHDP_XDP_D2H_RSVD_21_BASE_IDX 0
126 #define mmHDP_XDP_D2H_RSVD_22 0x0116
127 #define mmHDP_XDP_D2H_RSVD_22_BASE_IDX 0
128 #define mmHDP_XDP_D2H_RSVD_23 0x0117
129 #define mmHDP_XDP_D2H_RSVD_23_BASE_IDX 0
130 #define mmHDP_XDP_D2H_RSVD_24 0x0118
131 #define mmHDP_XDP_D2H_RSVD_24_BASE_IDX 0
132 #define mmHDP_XDP_D2H_RSVD_25 0x0119
133 #define mmHDP_XDP_D2H_RSVD_25_BASE_IDX 0
134 #define mmHDP_XDP_D2H_RSVD_26 0x011a
135 #define mmHDP_XDP_D2H_RSVD_26_BASE_IDX 0
136 #define mmHDP_XDP_D2H_RSVD_27 0x011b
137 #define mmHDP_XDP_D2H_RSVD_27_BASE_IDX 0
138 #define mmHDP_XDP_D2H_RSVD_28 0x011c
139 #define mmHDP_XDP_D2H_RSVD_28_BASE_IDX 0
140 #define mmHDP_XDP_D2H_RSVD_29 0x011d
141 #define mmHDP_XDP_D2H_RSVD_29_BASE_IDX 0
142 #define mmHDP_XDP_D2H_RSVD_30 0x011e
143 #define mmHDP_XDP_D2H_RSVD_30_BASE_IDX 0
144 #define mmHDP_XDP_D2H_RSVD_31 0x011f
145 #define mmHDP_XDP_D2H_RSVD_31_BASE_IDX 0
146 #define mmHDP_XDP_D2H_RSVD_32 0x0120
147 #define mmHDP_XDP_D2H_RSVD_32_BASE_IDX 0
148 #define mmHDP_XDP_D2H_RSVD_33 0x0121
149 #define mmHDP_XDP_D2H_RSVD_33_BASE_IDX 0
150 #define mmHDP_XDP_D2H_RSVD_34 0x0122
151 #define mmHDP_XDP_D2H_RSVD_34_BASE_IDX 0
152 #define mmHDP_XDP_DIRECT2HDP_LAST 0x0123
153 #define mmHDP_XDP_DIRECT2HDP_LAST_BASE_IDX 0
154 #define mmHDP_XDP_P2P_BAR_CFG 0x0124
155 #define mmHDP_XDP_P2P_BAR_CFG_BASE_IDX 0
156 #define mmHDP_XDP_P2P_MBX_OFFSET 0x0125
157 #define mmHDP_XDP_P2P_MBX_OFFSET_BASE_IDX 0
158 #define mmHDP_XDP_P2P_MBX_ADDR0 0x0126
159 #define mmHDP_XDP_P2P_MBX_ADDR0_BASE_IDX 0
160 #define mmHDP_XDP_P2P_MBX_ADDR1 0x0127
161 #define mmHDP_XDP_P2P_MBX_ADDR1_BASE_IDX 0
162 #define mmHDP_XDP_P2P_MBX_ADDR2 0x0128
163 #define mmHDP_XDP_P2P_MBX_ADDR2_BASE_IDX 0
164 #define mmHDP_XDP_P2P_MBX_ADDR3 0x0129
165 #define mmHDP_XDP_P2P_MBX_ADDR3_BASE_IDX 0
166 #define mmHDP_XDP_P2P_MBX_ADDR4 0x012a
167 #define mmHDP_XDP_P2P_MBX_ADDR4_BASE_IDX 0
168 #define mmHDP_XDP_P2P_MBX_ADDR5 0x012b
169 #define mmHDP_XDP_P2P_MBX_ADDR5_BASE_IDX 0
170 #define mmHDP_XDP_P2P_MBX_ADDR6 0x012c
171 #define mmHDP_XDP_P2P_MBX_ADDR6_BASE_IDX 0
172 #define mmHDP_XDP_HDP_MBX_MC_CFG 0x012d
173 #define mmHDP_XDP_HDP_MBX_MC_CFG_BASE_IDX 0
174 #define mmHDP_XDP_HDP_MC_CFG 0x012e
175 #define mmHDP_XDP_HDP_MC_CFG_BASE_IDX 0
176 #define mmHDP_XDP_HST_CFG 0x012f
177 #define mmHDP_XDP_HST_CFG_BASE_IDX 0
178 #define mmHDP_XDP_HDP_IPH_CFG 0x0131
179 #define mmHDP_XDP_HDP_IPH_CFG_BASE_IDX 0
180 #define mmHDP_XDP_P2P_BAR0 0x0134
181 #define mmHDP_XDP_P2P_BAR0_BASE_IDX 0
182 #define mmHDP_XDP_P2P_BAR1 0x0135
183 #define mmHDP_XDP_P2P_BAR1_BASE_IDX 0
184 #define mmHDP_XDP_P2P_BAR2 0x0136
185 #define mmHDP_XDP_P2P_BAR2_BASE_IDX 0
186 #define mmHDP_XDP_P2P_BAR3 0x0137
187 #define mmHDP_XDP_P2P_BAR3_BASE_IDX 0
188 #define mmHDP_XDP_P2P_BAR4 0x0138
189 #define mmHDP_XDP_P2P_BAR4_BASE_IDX 0
190 #define mmHDP_XDP_P2P_BAR5 0x0139
191 #define mmHDP_XDP_P2P_BAR5_BASE_IDX 0
192 #define mmHDP_XDP_P2P_BAR6 0x013a
193 #define mmHDP_XDP_P2P_BAR6_BASE_IDX 0
194 #define mmHDP_XDP_P2P_BAR7 0x013b
195 #define mmHDP_XDP_P2P_BAR7_BASE_IDX 0
196 #define mmHDP_XDP_FLUSH_ARMED_STS 0x013c
197 #define mmHDP_XDP_FLUSH_ARMED_STS_BASE_IDX 0
198 #define mmHDP_XDP_FLUSH_CNTR0_STS 0x013d
199 #define mmHDP_XDP_FLUSH_CNTR0_STS_BASE_IDX 0
200 #define mmHDP_XDP_BUSY_STS 0x013e
201 #define mmHDP_XDP_BUSY_STS_BASE_IDX 0
202 #define mmHDP_XDP_STICKY 0x013f
203 #define mmHDP_XDP_STICKY_BASE_IDX 0
204 #define mmHDP_XDP_CHKN 0x0140
205 #define mmHDP_XDP_CHKN_BASE_IDX 0
206 #define mmHDP_XDP_BARS_ADDR_39_36 0x0144
207 #define mmHDP_XDP_BARS_ADDR_39_36_BASE_IDX 0
208 #define mmHDP_XDP_MC_VM_FB_LOCATION_BASE 0x0145
209 #define mmHDP_XDP_MC_VM_FB_LOCATION_BASE_BASE_IDX 0
210 #define mmHDP_XDP_GPU_IOV_VIOLATION_LOG 0x0148
211 #define mmHDP_XDP_GPU_IOV_VIOLATION_LOG_BASE_IDX 0
212 #define mmHDP_XDP_GPU_IOV_VIOLATION_LOG2 0x0149
213 #define mmHDP_XDP_GPU_IOV_VIOLATION_LOG2_BASE_IDX 0
214 #define mmHDP_XDP_MMHUB_ERROR 0x014a
215 #define mmHDP_XDP_MMHUB_ERROR_BASE_IDX 0
216
217 #endif