CIO2_REG_CSIRX_BASE 40 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_ENABLE (CIO2_REG_CSIRX_BASE + 0x0) CIO2_REG_CSIRX_BASE 41 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_NOF_ENABLED_LANES (CIO2_REG_CSIRX_BASE + 0x4) CIO2_REG_CSIRX_BASE 42 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_SP_IF_CONFIG (CIO2_REG_CSIRX_BASE + 0x10) CIO2_REG_CSIRX_BASE 43 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_LP_IF_CONFIG (CIO2_REG_CSIRX_BASE + 0x14) CIO2_REG_CSIRX_BASE 48 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_STATUS (CIO2_REG_CSIRX_BASE + 0x18) CIO2_REG_CSIRX_BASE 49 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_STATUS_DLANE_HS (CIO2_REG_CSIRX_BASE + 0x1c) CIO2_REG_CSIRX_BASE 51 drivers/media/pci/intel/ipu3/ipu3-cio2.h #define CIO2_REG_CSIRX_STATUS_DLANE_LP (CIO2_REG_CSIRX_BASE + 0x20) CIO2_REG_CSIRX_BASE 55 drivers/media/pci/intel/ipu3/ipu3-cio2.h (CIO2_REG_CSIRX_BASE + 0x2c + 8 * (lane)) CIO2_REG_CSIRX_BASE 57 drivers/media/pci/intel/ipu3/ipu3-cio2.h (CIO2_REG_CSIRX_BASE + 0x30 + 8 * (lane))