a6xx_gmu_set_oob 122 drivers/gpu/drm/msm/adreno/a6xx_gmu.c a6xx_gmu_set_oob(gmu, GMU_OOB_DCVS_SET); a6xx_gmu_set_oob 341 drivers/gpu/drm/msm/adreno/a6xx_gmu.c return a6xx_gmu_set_oob(gmu, GMU_OOB_BOOT_SLUMBER); a6xx_gmu_set_oob 359 drivers/gpu/drm/msm/adreno/a6xx_gmu.c ret = a6xx_gmu_set_oob(gmu, GMU_OOB_BOOT_SLUMBER); a6xx_gmu_set_oob 382 drivers/gpu/drm/msm/adreno/a6xx_gpu.c a6xx_gmu_set_oob(&a6xx_gpu->gmu, GMU_OOB_GPU_SET); a6xx_gmu_set_oob 767 drivers/gpu/drm/msm/adreno/a6xx_gpu.c a6xx_gmu_set_oob(&a6xx_gpu->gmu, GMU_OOB_GPU_SET); a6xx_gmu_set_oob 53 drivers/gpu/drm/msm/adreno/a6xx_gpu.h int a6xx_gmu_set_oob(struct a6xx_gmu *gmu, enum a6xx_gmu_oob_state state);