_A0               132 arch/powerpc/xmon/spu-insns.h APUOP(M_STOP,		RR,	0x000,	"stop",		_A0(),		00000,	BR)	/* STOP          stop */
_A0               135 arch/powerpc/xmon/spu-insns.h APUOP(M_LNOP,		RR,	0x001,	"lnop",		_A0(),		00000,	LNOP)	/* LNOP          no_operation */
_A0               136 arch/powerpc/xmon/spu-insns.h APUOP(M_SYNC,		RR,	0x002,	"sync",		_A0(),		00000,	BR)	/* SYNC          flush_pipe */
_A0               137 arch/powerpc/xmon/spu-insns.h APUOP(M_DSYNC,		RR,	0x003,	"dsync",	_A0(),		00000,	BR)	/* DSYNC         flush_store_queue */
_A0               155 arch/powerpc/xmon/spu-insns.h APUOP(M_IRET2, 		RR,	0x1aa,	"iret",	        _A0(),	 	00010,	BR)	/* IRET          IP<-SRR0 */
_A0               202 arch/powerpc/xmon/spu-insns.h APUOP(M_NOP2,		RR,	0x201,	"nop",		_A0(),		00000,	NOP)	/* XNOP          no_operation */
_A0               364 arch/powerpc/xmon/spu-insns.h APUOPFB(M_IRETD2,  	RR,	0x1aa,	0x20,	"iretd",	_A0(),	 	00010,	BR)	/* IRET          IP<-SRR0 */
_A0               366 arch/powerpc/xmon/spu-insns.h APUOPFB(M_IRETE2,  	RR,	0x1aa,	0x10,	"irete",	_A0(),	 	00010,	BR)	/* IRET          IP<-SRR0 */
_A0               377 arch/powerpc/xmon/spu-insns.h APUOPFB(M_SYNCC,	RR,	0x002,	0x40,	"syncc",	_A0(),		00000,	BR)	/* SYNCC          flush_pipe */
_A0               378 arch/powerpc/xmon/spu-insns.h APUOPFB(M_HBRP,		LBTI,	0x1ac,	0x40,	"hbrp",		_A0(),	        00010,	LS)	/* HBR           BTB[B9]<-M[Ra] */
_A0               395 arch/powerpc/xmon/spu-insns.h #undef _A0