XX1RB_MASK       4792 arch/powerpc/xmon/ppc-opc.c {"mfvsrd",	X(31,51),	XX1RB_MASK,   PPCVSX2,	0,		{RA, XS6}},
XX1RB_MASK       4793 arch/powerpc/xmon/ppc-opc.c {"mffprd",	X(31,51),	XX1RB_MASK|1, PPCVSX2,	0,		{RA, FRS}},
XX1RB_MASK       4794 arch/powerpc/xmon/ppc-opc.c {"mfvrd",	X(31,51)|1,	XX1RB_MASK|1, PPCVSX2,	0,		{RA, VS}},
XX1RB_MASK       4873 arch/powerpc/xmon/ppc-opc.c {"mffprwz",	X(31,115),	XX1RB_MASK|1, PPCVSX2,	0,		{RA, FRS}},
XX1RB_MASK       4874 arch/powerpc/xmon/ppc-opc.c {"mfvrwz",	X(31,115)|1,	XX1RB_MASK|1, PPCVSX2,	0,		{RA, VS}},
XX1RB_MASK       4875 arch/powerpc/xmon/ppc-opc.c {"mfvsrwz",	X(31,115),	XX1RB_MASK,   PPCVSX2,	0,		{RA, XS6}},
XX1RB_MASK       4960 arch/powerpc/xmon/ppc-opc.c {"mtvsrd",	X(31,179),	XX1RB_MASK,   PPCVSX2,	0,		{XT6, RA}},
XX1RB_MASK       4961 arch/powerpc/xmon/ppc-opc.c {"mtfprd",	X(31,179),	XX1RB_MASK|1, PPCVSX2,	0,		{FRT, RA}},
XX1RB_MASK       4962 arch/powerpc/xmon/ppc-opc.c {"mtvrd",	X(31,179)|1,	XX1RB_MASK|1, PPCVSX2,	0,		{VD, RA}},
XX1RB_MASK       4999 arch/powerpc/xmon/ppc-opc.c {"mtfprwa",	X(31,211),	XX1RB_MASK|1, PPCVSX2,	0,		{FRT, RA}},
XX1RB_MASK       5000 arch/powerpc/xmon/ppc-opc.c {"mtvrwa",	X(31,211)|1,	XX1RB_MASK|1, PPCVSX2,	0,		{VD, RA}},
XX1RB_MASK       5001 arch/powerpc/xmon/ppc-opc.c {"mtvsrwa",	X(31,211),	XX1RB_MASK,   PPCVSX2,	0,		{XT6, RA}},
XX1RB_MASK       5048 arch/powerpc/xmon/ppc-opc.c {"mtfprwz",	X(31,243),	XX1RB_MASK|1, PPCVSX2,	0,		{FRT, RA}},
XX1RB_MASK       5049 arch/powerpc/xmon/ppc-opc.c {"mtvrwz",	X(31,243)|1,	XX1RB_MASK|1, PPCVSX2,	0,		{VD, RA}},
XX1RB_MASK       5050 arch/powerpc/xmon/ppc-opc.c {"mtvsrwz",	X(31,243),	XX1RB_MASK,   PPCVSX2,	0,		{XT6, RA}},
XX1RB_MASK       5131 arch/powerpc/xmon/ppc-opc.c {"mfvsrld",	X(31,307),	XX1RB_MASK,  PPCVSX3,	0,		{RA, XS6}},
XX1RB_MASK       5449 arch/powerpc/xmon/ppc-opc.c {"mtvsrws",	X(31,403),	XX1RB_MASK,  PPCVSX3,	0,		{XT6, RA}},