URA               877 arch/powerpc/xmon/ppc-opc.c #define URB URA + 1
URA              3523 arch/powerpc/xmon/ppc-opc.c {"udi0fcm.",	APU(4, 515,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3524 arch/powerpc/xmon/ppc-opc.c {"udi0fcm",	APU(4, 515,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3553 arch/powerpc/xmon/ppc-opc.c {"udi1fcm.",	APU(4, 547,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3554 arch/powerpc/xmon/ppc-opc.c {"udi1fcm",	APU(4, 547,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3593 arch/powerpc/xmon/ppc-opc.c {"udi2fcm.",	APU(4, 579,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3594 arch/powerpc/xmon/ppc-opc.c {"udi2fcm",	APU(4, 579,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3609 arch/powerpc/xmon/ppc-opc.c {"udi3fcm.",	APU(4, 611,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3611 arch/powerpc/xmon/ppc-opc.c {"udi3fcm",	APU(4, 611,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3635 arch/powerpc/xmon/ppc-opc.c {"udi4fcm.",	APU(4, 643,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3636 arch/powerpc/xmon/ppc-opc.c {"udi4fcm",	APU(4, 643,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3662 arch/powerpc/xmon/ppc-opc.c {"udi5fcm.",	APU(4, 675,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3663 arch/powerpc/xmon/ppc-opc.c {"udi5fcm",	APU(4, 675,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3694 arch/powerpc/xmon/ppc-opc.c {"udi6fcm.",	APU(4, 707,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3695 arch/powerpc/xmon/ppc-opc.c {"udi6fcm",	APU(4, 707,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3717 arch/powerpc/xmon/ppc-opc.c {"udi7fcm.",	APU(4, 739,0),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3718 arch/powerpc/xmon/ppc-opc.c {"udi7fcm",	APU(4, 739,1),	APU_MASK, PPC405|PPC440, PPC476,	{URT, URA, URB}},
URA              3751 arch/powerpc/xmon/ppc-opc.c {"udi8fcm.",	APU(4, 771,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3752 arch/powerpc/xmon/ppc-opc.c {"udi8fcm",	APU(4, 771,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3759 arch/powerpc/xmon/ppc-opc.c {"udi9fcm.",	APU(4, 804,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3760 arch/powerpc/xmon/ppc-opc.c {"udi9fcm",	APU(4, 804,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3767 arch/powerpc/xmon/ppc-opc.c {"udi10fcm.",	APU(4, 835,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3768 arch/powerpc/xmon/ppc-opc.c {"udi10fcm",	APU(4, 835,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3775 arch/powerpc/xmon/ppc-opc.c {"udi11fcm.",	APU(4, 867,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3777 arch/powerpc/xmon/ppc-opc.c {"udi11fcm",	APU(4, 867,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3784 arch/powerpc/xmon/ppc-opc.c {"udi12fcm.",	APU(4, 899,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3785 arch/powerpc/xmon/ppc-opc.c {"udi12fcm",	APU(4, 899,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3796 arch/powerpc/xmon/ppc-opc.c {"udi13fcm.",	APU(4, 931,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3797 arch/powerpc/xmon/ppc-opc.c {"udi13fcm",	APU(4, 931,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3806 arch/powerpc/xmon/ppc-opc.c {"udi14fcm.",	APU(4, 963,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3807 arch/powerpc/xmon/ppc-opc.c {"udi14fcm",	APU(4, 963,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3816 arch/powerpc/xmon/ppc-opc.c {"udi15fcm.",	APU(4, 995,0),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},
URA              3818 arch/powerpc/xmon/ppc-opc.c {"udi15fcm",	APU(4, 995,1),	APU_MASK,    PPC440,	PPC476,		{URT, URA, URB}},