TLBTEMP_BASE_1     66 arch/xtensa/include/asm/fixmap.h 		     TLBTEMP_BASE_1 + TLBTEMP_SIZE);
TLBTEMP_BASE_1     75 arch/xtensa/include/asm/highmem.h 		     TLBTEMP_BASE_1 + TLBTEMP_SIZE);
TLBTEMP_BASE_1     74 arch/xtensa/include/asm/pgtable.h #define TLBTEMP_BASE_2		(TLBTEMP_BASE_1 + DCACHE_WAY_SIZE)
TLBTEMP_BASE_1     71 arch/xtensa/mm/cache.c 			kvaddr = TLBTEMP_BASE_1 +
TLBTEMP_BASE_1     95 arch/xtensa/mm/cache.c 	void *kvaddr = coherent_kvaddr(page, TLBTEMP_BASE_1, vaddr, &paddr);
TLBTEMP_BASE_1    109 arch/xtensa/mm/cache.c 	void *dst_vaddr = coherent_kvaddr(dst, TLBTEMP_BASE_1, vaddr,
TLBTEMP_BASE_1    160 arch/xtensa/mm/cache.c 		virt = TLBTEMP_BASE_1 + (phys & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    163 arch/xtensa/mm/cache.c 		virt = TLBTEMP_BASE_1 + (temp & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    201 arch/xtensa/mm/cache.c 	unsigned long virt = TLBTEMP_BASE_1 + (address & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    231 arch/xtensa/mm/cache.c 		tmp = TLBTEMP_BASE_1 + (phys & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    233 arch/xtensa/mm/cache.c 		tmp = TLBTEMP_BASE_1 + (addr & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    268 arch/xtensa/mm/cache.c 		unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    282 arch/xtensa/mm/cache.c 		unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);
TLBTEMP_BASE_1    307 arch/xtensa/mm/cache.c 		unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);