SZ_256K 550 arch/arm/mach-davinci/board-da830-evm.c .size = SZ_256K - SZ_32K, SZ_256K 126 arch/arm/mach-davinci/board-dm644x-evm.c .size = SZ_256K + SZ_128K, SZ_256K 368 arch/arm/mach-davinci/board-mityomapl138.c .size = SZ_256K + SZ_64K, SZ_256K 833 arch/arm/mach-davinci/devices-da8xx.c .end = DA8XX_DSP_L2_RAM_BASE + SZ_256K - 1, SZ_256K 76 arch/arm/mach-imx/mx21.h #define MX21_X_MEMC_SIZE SZ_256K SZ_256K 47 arch/arm/mach-integrator/hardware.h #define INTEGRATOR_SSRAM_SIZE SZ_256K SZ_256K 214 arch/arm/mach-ixp4xx/vulcan-setup.c vulcan_sram_resource.end = IXP4XX_EXP_BUS_BASE(2) + SZ_256K - 1; SZ_256K 40 arch/arm/mach-orion5x/kurobox_pro-setup.c #define KUROBOX_PRO_NOR_BOOT_SIZE SZ_256K SZ_256K 37 arch/arm/mach-orion5x/ls_hgl-setup.c #define LS_HGL_NOR_BOOT_SIZE SZ_256K SZ_256K 44 arch/arm/mach-orion5x/terastation_pro2-setup.c #define TSP2_NOR_BOOT_SIZE SZ_256K SZ_256K 409 arch/arm/mach-pxa/cm-x300.c .size = SZ_256K, SZ_256K 415 arch/arm/mach-pxa/cm-x300.c .size = SZ_256K, SZ_256K 421 arch/arm/mach-pxa/cm-x300.c .size = SZ_256K, SZ_256K 426 arch/arm/mach-pxa/cm-x300.c .size = SZ_256K + SZ_1M, SZ_256K 57 arch/arm/mach-pxa/pxa3xx.c #define ISRAM_SIZE SZ_256K SZ_256K 82 arch/arm/mach-s3c24xx/mach-at2440evb.c .size = SZ_256K, SZ_256K 88 arch/arm/mach-s3c24xx/mach-at2440evb.c .offset = SZ_256K, SZ_256K 92 arch/arm/mach-s3c24xx/mach-at2440evb.c .offset = SZ_256K + SZ_2M, SZ_256K 259 arch/arm/mach-s3c24xx/mach-mini2440.c .size = SZ_256K, SZ_256K 265 arch/arm/mach-s3c24xx/mach-mini2440.c .offset = SZ_256K, SZ_256K 273 arch/arm/mach-s3c24xx/mach-mini2440.c .offset = SZ_256K + SZ_128K, SZ_256K 277 arch/arm/mach-s3c24xx/mach-mini2440.c .offset = SZ_256K + SZ_128K + 0x00500000, SZ_256K 168 arch/arm/mach-s3c64xx/mach-hmt.c .size = SZ_256K, SZ_256K 173 arch/arm/mach-s3c64xx/mach-hmt.c .size = SZ_256K, SZ_256K 174 arch/arm/mach-s3c64xx/mach-hmt.c .offset = SZ_512K + SZ_256K, SZ_256K 17 arch/arm/mach-tegra/iomap.h #define TEGRA_IRAM_SIZE SZ_256K SZ_256K 86 arch/arm/mach-tegra/iomap.h #define TEGRA_CSITE_SIZE SZ_256K SZ_256K 99 arch/arm/mach-tegra/iomap.h #define IO_IRAM_SIZE SZ_256K SZ_256K 1069 arch/arm/mm/cache-l2x0.c ret = l2x0_cache_size_of_parse(np, aux_val, aux_mask, &assoc, SZ_256K); SZ_256K 343 arch/arm/mm/dma-mapping.c #define DEFAULT_DMA_COHERENT_POOL_SIZE SZ_256K SZ_256K 36 arch/sh/boards/board-edosk7760.c .size = SZ_256K, SZ_256K 368 arch/sh/drivers/pci/pci-sh7780.c __raw_writel(((roundup_pow_of_two(size) / SZ_256K) - 1) << 18, SZ_256K 463 arch/sh/drivers/pci/pcie-sh7786.c mask = (roundup_pow_of_two(size) / SZ_256K) - 1; SZ_256K 3538 drivers/clk/tegra/clk-tegra210.c dispa_base = ioremap(TEGRA210_DISPA_BASE, SZ_256K); SZ_256K 3544 drivers/clk/tegra/clk-tegra210.c vic_base = ioremap(TEGRA210_VIC_BASE, SZ_256K); SZ_256K 377 drivers/firmware/tegra/bpmp-debugfs.c const size_t sz = SZ_256K; SZ_256K 1191 drivers/gpu/drm/i915/gem/selftests/huge_pages.c SZ_256K, SZ_256K 1102 drivers/gpu/drm/i915/gt/intel_ringbuffer.c #define I830_BATCH_LIMIT SZ_256K SZ_256K 1457 drivers/gpu/drm/i915/i915_gem.c IS_GEN(dev_priv, 2) ? SZ_256K : PAGE_SIZE); SZ_256K 26 drivers/gpu/drm/msm/adreno/adreno_device.c .gmem = SZ_256K, SZ_256K 59 drivers/gpu/drm/msm/adreno/adreno_device.c .gmem = SZ_256K, SZ_256K 50 drivers/mmc/core/sd.c SZ_128K / 512, SZ_256K / 512, SZ_512K / 512, SZ_1M / 512, SZ_256K 54 drivers/mtd/nand/raw/ams-delta.c .size = SZ_256K }, SZ_256K 56 drivers/mtd/nand/raw/ams-delta.c .offset = 3 * SZ_1M + SZ_512K + SZ_256K, SZ_256K 57 drivers/mtd/nand/raw/ams-delta.c .size = SZ_256K }, SZ_256K 60 drivers/mtd/nand/raw/ams-delta.c .size = SZ_256K }, SZ_256K 62 drivers/mtd/nand/raw/ams-delta.c .offset = 4 * SZ_1M + 1 * SZ_256K, SZ_256K 65 drivers/mtd/nand/raw/ams-delta.c .offset = 32 * SZ_1M - 3 * SZ_256K, SZ_256K 66 drivers/mtd/nand/raw/ams-delta.c .size = 3 * SZ_256K }, SZ_256K 643 drivers/mtd/nand/raw/nand_hynix.c memorg->pages_per_eraseblock = (SZ_512K + SZ_256K) / SZ_256K 645 drivers/mtd/nand/raw/nand_hynix.c mtd->erasesize = SZ_512K + SZ_256K; SZ_256K 35 drivers/mtd/nand/raw/nand_ids.c SZ_4K, SZ_512, SZ_256K, 0, 8, 224, NAND_ECC_INFO(4, SZ_512) }, SZ_256K 38 drivers/mtd/nand/raw/nand_ids.c SZ_4K, SZ_512, SZ_256K, 0, 8, 256, NAND_ECC_INFO(8, SZ_512) }, SZ_256K 41 drivers/mtd/nand/raw/nand_ids.c SZ_4K, SZ_1K, SZ_256K, 0, 8, 232, NAND_ECC_INFO(4, SZ_512) }, SZ_256K 1234 drivers/net/ethernet/netronome/nfp/nfpcore/nfp6000_pcie.c nfp_cpp_area_cache_add(cpp, SZ_256K); SZ_256K 38 drivers/uio/uio_pruss.c static int extram_pool_sz = SZ_256K; SZ_256K 1405 fs/btrfs/ioctl.c unsigned long max_cluster = SZ_256K >> PAGE_SHIFT; SZ_256K 1425 fs/btrfs/ioctl.c extent_thresh = SZ_256K; SZ_256K 350 fs/btrfs/space-info.c #define EXTENT_SIZE_PER_ITEM SZ_256K SZ_256K 434 fs/btrfs/tests/free-space-tests.c ret = test_add_free_space_entry(cache, SZ_128M - SZ_256K, SZ_128K, 0); SZ_256K 468 fs/btrfs/tests/free-space-tests.c if (!test_check_exists(cache, SZ_128M - SZ_256K, SZ_128K)) { SZ_256K 472 fs/btrfs/tests/free-space-tests.c if (!test_check_exists(cache, SZ_128M + SZ_512K, SZ_256K)) { SZ_256K 491 fs/btrfs/tests/free-space-tests.c if (test_check_exists(cache, SZ_128M + SZ_256K, SZ_256K)) { SZ_256K 500 fs/btrfs/tests/free-space-tests.c if (test_check_exists(cache, SZ_128M, SZ_256K)) { SZ_256K 588 fs/btrfs/tests/free-space-tests.c if (!test_check_exists(cache, SZ_128M - SZ_256K, SZ_1M)) { SZ_256K 601 fs/btrfs/tests/free-space-tests.c if (offset != (SZ_128M - SZ_256K)) { SZ_256K 680 fs/btrfs/tests/free-space-tests.c if (!test_check_exists(cache, SZ_128M - 768 * SZ_1K, SZ_256K)) { SZ_256K 104 kernel/dma/remap.c #define DEFAULT_DMA_COHERENT_POOL_SIZE SZ_256K