RB_OVERFLOW       196 drivers/gpu/drm/amd/amdgpu/cz_ih.c 	if (REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) {
RB_OVERFLOW       197 drivers/gpu/drm/amd/amdgpu/cz_ih.c 		wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0);
RB_OVERFLOW       196 drivers/gpu/drm/amd/amdgpu/iceland_ih.c 	if (REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) {
RB_OVERFLOW       197 drivers/gpu/drm/amd/amdgpu/iceland_ih.c 		wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0);
RB_OVERFLOW       217 drivers/gpu/drm/amd/amdgpu/navi10_ih.c 	if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW))
RB_OVERFLOW       222 drivers/gpu/drm/amd/amdgpu/navi10_ih.c 	if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW))
RB_OVERFLOW       224 drivers/gpu/drm/amd/amdgpu/navi10_ih.c 	wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0);
RB_OVERFLOW       198 drivers/gpu/drm/amd/amdgpu/tonga_ih.c 	if (REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) {
RB_OVERFLOW       199 drivers/gpu/drm/amd/amdgpu/tonga_ih.c 		wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0);
RB_OVERFLOW       380 drivers/gpu/drm/amd/amdgpu/vega10_ih.c 	if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW))
RB_OVERFLOW       395 drivers/gpu/drm/amd/amdgpu/vega10_ih.c 	if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW))
RB_OVERFLOW       398 drivers/gpu/drm/amd/amdgpu/vega10_ih.c 	wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0);
RB_OVERFLOW      7505 drivers/gpu/drm/radeon/cik.c 	if (wptr & RB_OVERFLOW) {
RB_OVERFLOW      7506 drivers/gpu/drm/radeon/cik.c 		wptr &= ~RB_OVERFLOW;
RB_OVERFLOW      4685 drivers/gpu/drm/radeon/evergreen.c 	if (wptr & RB_OVERFLOW) {
RB_OVERFLOW      4686 drivers/gpu/drm/radeon/evergreen.c 		wptr &= ~RB_OVERFLOW;
RB_OVERFLOW      4049 drivers/gpu/drm/radeon/r600.c 	if (wptr & RB_OVERFLOW) {
RB_OVERFLOW      4050 drivers/gpu/drm/radeon/r600.c 		wptr &= ~RB_OVERFLOW;
RB_OVERFLOW      6219 drivers/gpu/drm/radeon/si.c 	if (wptr & RB_OVERFLOW) {
RB_OVERFLOW      6220 drivers/gpu/drm/radeon/si.c 		wptr &= ~RB_OVERFLOW;