PORT_BASE 182 drivers/ata/ahci_ceva.c writel(tmp, mmio + PORT_SCR_CTL + PORT_BASE + PORT_OFFSET * i); PORT_BASE 59 drivers/net/ethernet/chelsio/cxgb4/t4_regs.h #define PORT_REG(idx, reg) (PORT_BASE(idx) + (reg)) PORT_BASE 114 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PHY_CFG (PORT_BASE + 0x0) PORT_BASE 119 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PROG_PHY_LINK_RATE (PORT_BASE + 0xc) PORT_BASE 126 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PHY_CTRL (PORT_BASE + 0x14) PORT_BASE 129 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PHY_RATE_NEGO (PORT_BASE + 0x30) PORT_BASE 130 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PHY_PCN (PORT_BASE + 0x44) PORT_BASE 131 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define SL_TOUT_CFG (PORT_BASE + 0x8c) PORT_BASE 132 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define SL_CONTROL (PORT_BASE + 0x94) PORT_BASE 135 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD0 (PORT_BASE + 0x9c) PORT_BASE 136 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD1 (PORT_BASE + 0xa0) PORT_BASE 137 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD2 (PORT_BASE + 0xa4) PORT_BASE 138 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD3 (PORT_BASE + 0xa8) PORT_BASE 139 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD4 (PORT_BASE + 0xaC) PORT_BASE 140 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD5 (PORT_BASE + 0xb0) PORT_BASE 141 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define TX_ID_DWORD6 (PORT_BASE + 0xb4) PORT_BASE 142 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD0 (PORT_BASE + 0xc4) PORT_BASE 143 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD1 (PORT_BASE + 0xc8) PORT_BASE 144 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD2 (PORT_BASE + 0xcc) PORT_BASE 145 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD3 (PORT_BASE + 0xd0) PORT_BASE 146 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD4 (PORT_BASE + 0xd4) PORT_BASE 147 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD5 (PORT_BASE + 0xd8) PORT_BASE 148 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RX_IDAF_DWORD6 (PORT_BASE + 0xdc) PORT_BASE 149 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define RXOP_CHECK_CFG_H (PORT_BASE + 0xfc) PORT_BASE 150 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define DONE_RECEIVED_TIME (PORT_BASE + 0x12c) PORT_BASE 151 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CON_CFG_DRIVER (PORT_BASE + 0x130) PORT_BASE 152 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define PHY_CONFIG2 (PORT_BASE + 0x1a8) PORT_BASE 157 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT0 (PORT_BASE + 0x1b0) PORT_BASE 172 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT1 (PORT_BASE + 0x1b4) PORT_BASE 173 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT2 (PORT_BASE + 0x1b8) PORT_BASE 178 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT0_MSK (PORT_BASE + 0x1bc) PORT_BASE 181 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT1_MSK (PORT_BASE + 0x1c0) PORT_BASE 182 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT2_MSK (PORT_BASE + 0x1c4) PORT_BASE 183 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define CHL_INT_COAL_EN (PORT_BASE + 0x1d0) PORT_BASE 184 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define DMA_TX_STATUS (PORT_BASE + 0x2d0) PORT_BASE 187 drivers/scsi/hisi_sas/hisi_sas_v1_hw.c #define DMA_RX_STATUS (PORT_BASE + 0x2e8) PORT_BASE 172 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHY_CFG (PORT_BASE + 0x0) PORT_BASE 173 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define HARD_PHY_LINKRATE (PORT_BASE + 0x4) PORT_BASE 178 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PROG_PHY_LINK_RATE (PORT_BASE + 0x8) PORT_BASE 181 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHY_CTRL (PORT_BASE + 0x14) PORT_BASE 184 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SAS_PHY_CTRL (PORT_BASE + 0x20) PORT_BASE 185 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SL_CFG (PORT_BASE + 0x84) PORT_BASE 186 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHY_PCN (PORT_BASE + 0x44) PORT_BASE 187 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SL_TOUT_CFG (PORT_BASE + 0x8c) PORT_BASE 188 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SL_CONTROL (PORT_BASE + 0x94) PORT_BASE 193 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_PRIMS_STATUS (PORT_BASE + 0x98) PORT_BASE 196 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD0 (PORT_BASE + 0x9c) PORT_BASE 197 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD1 (PORT_BASE + 0xa0) PORT_BASE 198 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD2 (PORT_BASE + 0xa4) PORT_BASE 199 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD3 (PORT_BASE + 0xa8) PORT_BASE 200 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD4 (PORT_BASE + 0xaC) PORT_BASE 201 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD5 (PORT_BASE + 0xb0) PORT_BASE 202 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TX_ID_DWORD6 (PORT_BASE + 0xb4) PORT_BASE 203 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define TXID_AUTO (PORT_BASE + 0xb8) PORT_BASE 210 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD0 (PORT_BASE + 0xc4) PORT_BASE 211 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD1 (PORT_BASE + 0xc8) PORT_BASE 212 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD2 (PORT_BASE + 0xcc) PORT_BASE 213 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD3 (PORT_BASE + 0xd0) PORT_BASE 214 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD4 (PORT_BASE + 0xd4) PORT_BASE 215 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD5 (PORT_BASE + 0xd8) PORT_BASE 216 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RX_IDAF_DWORD6 (PORT_BASE + 0xdc) PORT_BASE 217 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define RXOP_CHECK_CFG_H (PORT_BASE + 0xfc) PORT_BASE 218 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CON_CONTROL (PORT_BASE + 0x118) PORT_BASE 222 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DONE_RECEIVED_TIME (PORT_BASE + 0x11c) PORT_BASE 223 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT0 (PORT_BASE + 0x1b4) PORT_BASE 234 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT1 (PORT_BASE + 0x1b8) PORT_BASE 243 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT2 (PORT_BASE + 0x1bc) PORT_BASE 245 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT0_MSK (PORT_BASE + 0x1c0) PORT_BASE 246 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT1_MSK (PORT_BASE + 0x1c4) PORT_BASE 247 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT2_MSK (PORT_BASE + 0x1c8) PORT_BASE 248 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define CHL_INT_COAL_EN (PORT_BASE + 0x1d0) PORT_BASE 249 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DMA_TX_DFX0 (PORT_BASE + 0x200) PORT_BASE 250 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DMA_TX_DFX1 (PORT_BASE + 0x204) PORT_BASE 253 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DMA_TX_FIFO_DFX0 (PORT_BASE + 0x240) PORT_BASE 254 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PORT_DFX0 (PORT_BASE + 0x258) PORT_BASE 255 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define LINK_DFX2 (PORT_BASE + 0X264) PORT_BASE 260 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SAS_ERR_CNT4_REG (PORT_BASE + 0x290) PORT_BASE 261 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SAS_ERR_CNT6_REG (PORT_BASE + 0x298) PORT_BASE 262 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHY_CTRL_RDY_MSK (PORT_BASE + 0x2b0) PORT_BASE 263 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHYCTRL_NOT_RDY_MSK (PORT_BASE + 0x2b4) PORT_BASE 264 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHYCTRL_DWS_RESET_MSK (PORT_BASE + 0x2b8) PORT_BASE 265 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHYCTRL_PHY_ENA_MSK (PORT_BASE + 0x2bc) PORT_BASE 266 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define SL_RX_BCAST_CHK_MSK (PORT_BASE + 0x2c0) PORT_BASE 267 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define PHYCTRL_OOB_RESTART_MSK (PORT_BASE + 0x2c4) PORT_BASE 268 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DMA_TX_STATUS (PORT_BASE + 0x2d0) PORT_BASE 271 drivers/scsi/hisi_sas/hisi_sas_v2_hw.c #define DMA_RX_STATUS (PORT_BASE + 0x2e8) PORT_BASE 185 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHY_CFG (PORT_BASE + 0x0) PORT_BASE 186 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define HARD_PHY_LINKRATE (PORT_BASE + 0x4) PORT_BASE 193 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PROG_PHY_LINK_RATE (PORT_BASE + 0x8) PORT_BASE 196 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHY_CTRL (PORT_BASE + 0x14) PORT_BASE 201 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SERDES_CFG (PORT_BASE + 0x1c) PORT_BASE 204 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_PHY_BIST_CTRL (PORT_BASE + 0x2c) PORT_BASE 215 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_PHY_BIST_CODE (PORT_BASE + 0x30) PORT_BASE 216 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_PHY_BIST_CODE1 (PORT_BASE + 0x34) PORT_BASE 217 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_BIST_ERR_CNT (PORT_BASE + 0x38) PORT_BASE 218 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SL_CFG (PORT_BASE + 0x84) PORT_BASE 219 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define AIP_LIMIT (PORT_BASE + 0x90) PORT_BASE 220 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SL_CONTROL (PORT_BASE + 0x94) PORT_BASE 225 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define RX_PRIMS_STATUS (PORT_BASE + 0x98) PORT_BASE 228 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD0 (PORT_BASE + 0x9c) PORT_BASE 229 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD1 (PORT_BASE + 0xa0) PORT_BASE 230 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD2 (PORT_BASE + 0xa4) PORT_BASE 231 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD3 (PORT_BASE + 0xa8) PORT_BASE 232 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD4 (PORT_BASE + 0xaC) PORT_BASE 233 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD5 (PORT_BASE + 0xb0) PORT_BASE 234 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TX_ID_DWORD6 (PORT_BASE + 0xb4) PORT_BASE 235 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define TXID_AUTO (PORT_BASE + 0xb8) PORT_BASE 240 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define RX_IDAF_DWORD0 (PORT_BASE + 0xc4) PORT_BASE 241 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define RXOP_CHECK_CFG_H (PORT_BASE + 0xfc) PORT_BASE 242 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define STP_LINK_TIMER (PORT_BASE + 0x120) PORT_BASE 243 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define STP_LINK_TIMEOUT_STATE (PORT_BASE + 0x124) PORT_BASE 244 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CON_CFG_DRIVER (PORT_BASE + 0x130) PORT_BASE 245 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_SSP_CON_TIMER_CFG (PORT_BASE + 0x134) PORT_BASE 246 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_SMP_CON_TIMER_CFG (PORT_BASE + 0x138) PORT_BASE 247 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_STP_CON_TIMER_CFG (PORT_BASE + 0x13c) PORT_BASE 248 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT0 (PORT_BASE + 0x1b4) PORT_BASE 259 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT1 (PORT_BASE + 0x1b8) PORT_BASE 272 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT2 (PORT_BASE + 0x1bc) PORT_BASE 278 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT0_MSK (PORT_BASE + 0x1c0) PORT_BASE 279 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT1_MSK (PORT_BASE + 0x1c4) PORT_BASE 280 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT2_MSK (PORT_BASE + 0x1c8) PORT_BASE 281 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_EC_INT_COAL_TIME (PORT_BASE + 0x1cc) PORT_BASE 282 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define CHL_INT_COAL_EN (PORT_BASE + 0x1d0) PORT_BASE 283 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SAS_RX_TRAIN_TIMER (PORT_BASE + 0x2a4) PORT_BASE 284 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHY_CTRL_RDY_MSK (PORT_BASE + 0x2b0) PORT_BASE 285 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHYCTRL_NOT_RDY_MSK (PORT_BASE + 0x2b4) PORT_BASE 286 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHYCTRL_DWS_RESET_MSK (PORT_BASE + 0x2b8) PORT_BASE 287 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHYCTRL_PHY_ENA_MSK (PORT_BASE + 0x2bc) PORT_BASE 288 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define SL_RX_BCAST_CHK_MSK (PORT_BASE + 0x2c0) PORT_BASE 289 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define PHYCTRL_OOB_RESTART_MSK (PORT_BASE + 0x2c4) PORT_BASE 290 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define DMA_TX_STATUS (PORT_BASE + 0x2d0) PORT_BASE 293 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define DMA_RX_STATUS (PORT_BASE + 0x2e8) PORT_BASE 297 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define COARSETUNE_TIME (PORT_BASE + 0x304) PORT_BASE 298 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define ERR_CNT_DWS_LOST (PORT_BASE + 0x380) PORT_BASE 299 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define ERR_CNT_RESET_PROB (PORT_BASE + 0x384) PORT_BASE 300 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define ERR_CNT_INVLD_DW (PORT_BASE + 0x390) PORT_BASE 301 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define ERR_CNT_CODE_ERR (PORT_BASE + 0x394) PORT_BASE 302 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c #define ERR_CNT_DISP_ERR (PORT_BASE + 0x398) PORT_BASE 2787 drivers/scsi/hisi_sas/hisi_sas_v3_hw.c .base_off = PORT_BASE, PORT_BASE 353 tools/testing/selftests/net/psock_fanout.c typeflags, PORT_BASE, PORT_BASE + port_off); PORT_BASE 368 tools/testing/selftests/net/psock_fanout.c pair_udp_open(fds_udp[0], PORT_BASE); PORT_BASE 369 tools/testing/selftests/net/psock_fanout.c pair_udp_open(fds_udp[1], PORT_BASE + port_off); PORT_BASE 229 tools/testing/selftests/net/psock_tpacket.c pair_udp_open(udp_sock, PORT_BASE); PORT_BASE 590 tools/testing/selftests/net/psock_tpacket.c pair_udp_open(udp_sock, PORT_BASE);