MX3x_AIPS2_BASE_ADDR   80 arch/arm/mach-imx/mx3x.h #define MX3x_CCM_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0x80000)
MX3x_AIPS2_BASE_ADDR   81 arch/arm/mach-imx/mx3x.h #define MX3x_GPT1_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0x90000)
MX3x_AIPS2_BASE_ADDR   82 arch/arm/mach-imx/mx3x.h #define MX3x_EPIT1_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0x94000)
MX3x_AIPS2_BASE_ADDR   83 arch/arm/mach-imx/mx3x.h #define MX3x_EPIT2_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0x98000)
MX3x_AIPS2_BASE_ADDR   84 arch/arm/mach-imx/mx3x.h #define MX3x_GPIO3_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xa4000)
MX3x_AIPS2_BASE_ADDR   85 arch/arm/mach-imx/mx3x.h #define MX3x_SCC_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xac000)
MX3x_AIPS2_BASE_ADDR   86 arch/arm/mach-imx/mx3x.h #define MX3x_RNGA_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xb0000)
MX3x_AIPS2_BASE_ADDR   87 arch/arm/mach-imx/mx3x.h #define MX3x_IPU_CTRL_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xc0000)
MX3x_AIPS2_BASE_ADDR   88 arch/arm/mach-imx/mx3x.h #define MX3x_AUDMUX_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xc4000)
MX3x_AIPS2_BASE_ADDR   89 arch/arm/mach-imx/mx3x.h #define MX3x_GPIO1_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xcc000)
MX3x_AIPS2_BASE_ADDR   90 arch/arm/mach-imx/mx3x.h #define MX3x_GPIO2_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xd0000)
MX3x_AIPS2_BASE_ADDR   91 arch/arm/mach-imx/mx3x.h #define MX3x_SDMA_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xd4000)
MX3x_AIPS2_BASE_ADDR   92 arch/arm/mach-imx/mx3x.h #define MX3x_RTC_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xd8000)
MX3x_AIPS2_BASE_ADDR   93 arch/arm/mach-imx/mx3x.h #define MX3x_WDOG_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xdc000)
MX3x_AIPS2_BASE_ADDR   94 arch/arm/mach-imx/mx3x.h #define MX3x_PWM_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xe0000)
MX3x_AIPS2_BASE_ADDR   95 arch/arm/mach-imx/mx3x.h #define MX3x_RTIC_BASE_ADDR			(MX3x_AIPS2_BASE_ADDR + 0xec000)