MX3x_AIPS1_BASE_ADDR 44 arch/arm/mach-imx/mx3x.h #define MX3x_MAX_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x04000) MX3x_AIPS1_BASE_ADDR 45 arch/arm/mach-imx/mx3x.h #define MX3x_EVTMON_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x08000) MX3x_AIPS1_BASE_ADDR 46 arch/arm/mach-imx/mx3x.h #define MX3x_CLKCTL_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x0c000) MX3x_AIPS1_BASE_ADDR 47 arch/arm/mach-imx/mx3x.h #define MX3x_ETB_SLOT4_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x10000) MX3x_AIPS1_BASE_ADDR 48 arch/arm/mach-imx/mx3x.h #define MX3x_ETB_SLOT5_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x14000) MX3x_AIPS1_BASE_ADDR 49 arch/arm/mach-imx/mx3x.h #define MX3x_ECT_CTIO_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x18000) MX3x_AIPS1_BASE_ADDR 50 arch/arm/mach-imx/mx3x.h #define MX3x_I2C_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x80000) MX3x_AIPS1_BASE_ADDR 51 arch/arm/mach-imx/mx3x.h #define MX3x_I2C3_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x84000) MX3x_AIPS1_BASE_ADDR 52 arch/arm/mach-imx/mx3x.h #define MX3x_UART1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x90000) MX3x_AIPS1_BASE_ADDR 53 arch/arm/mach-imx/mx3x.h #define MX3x_UART2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x94000) MX3x_AIPS1_BASE_ADDR 54 arch/arm/mach-imx/mx3x.h #define MX3x_I2C2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x98000) MX3x_AIPS1_BASE_ADDR 55 arch/arm/mach-imx/mx3x.h #define MX3x_OWIRE_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x9c000) MX3x_AIPS1_BASE_ADDR 56 arch/arm/mach-imx/mx3x.h #define MX3x_SSI1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa0000) MX3x_AIPS1_BASE_ADDR 57 arch/arm/mach-imx/mx3x.h #define MX3x_CSPI1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa4000) MX3x_AIPS1_BASE_ADDR 58 arch/arm/mach-imx/mx3x.h #define MX3x_KPP_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa8000) MX3x_AIPS1_BASE_ADDR 59 arch/arm/mach-imx/mx3x.h #define MX3x_IOMUXC_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xac000) MX3x_AIPS1_BASE_ADDR 60 arch/arm/mach-imx/mx3x.h #define MX3x_ECT_IP1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xb8000) MX3x_AIPS1_BASE_ADDR 61 arch/arm/mach-imx/mx3x.h #define MX3x_ECT_IP2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xbc000)