MX35_AIPS2_BASE_ADDR 307 arch/arm/mach-imx/mm-imx3.c imx_set_aips(MX35_IO_ADDRESS(MX35_AIPS2_BASE_ADDR)); MX35_AIPS2_BASE_ADDR 47 arch/arm/mach-imx/mx35.h #define MX35_CCM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x80000) MX35_AIPS2_BASE_ADDR 48 arch/arm/mach-imx/mx35.h #define MX35_GPT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x90000) MX35_AIPS2_BASE_ADDR 49 arch/arm/mach-imx/mx35.h #define MX35_EPIT1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x94000) MX35_AIPS2_BASE_ADDR 50 arch/arm/mach-imx/mx35.h #define MX35_EPIT2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0x98000) MX35_AIPS2_BASE_ADDR 51 arch/arm/mach-imx/mx35.h #define MX35_GPIO3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xa4000) MX35_AIPS2_BASE_ADDR 52 arch/arm/mach-imx/mx35.h #define MX35_SCC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xac000) MX35_AIPS2_BASE_ADDR 53 arch/arm/mach-imx/mx35.h #define MX35_RNGA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb0000) MX35_AIPS2_BASE_ADDR 54 arch/arm/mach-imx/mx35.h #define MX35_ESDHC1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb4000) MX35_AIPS2_BASE_ADDR 55 arch/arm/mach-imx/mx35.h #define MX35_ESDHC2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xb8000) MX35_AIPS2_BASE_ADDR 56 arch/arm/mach-imx/mx35.h #define MX35_ESDHC3_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xbc000) MX35_AIPS2_BASE_ADDR 57 arch/arm/mach-imx/mx35.h #define MX35_IPU_CTRL_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc0000) MX35_AIPS2_BASE_ADDR 58 arch/arm/mach-imx/mx35.h #define MX35_AUDMUX_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xc4000) MX35_AIPS2_BASE_ADDR 59 arch/arm/mach-imx/mx35.h #define MX35_GPIO1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xcc000) MX35_AIPS2_BASE_ADDR 60 arch/arm/mach-imx/mx35.h #define MX35_GPIO2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd0000) MX35_AIPS2_BASE_ADDR 61 arch/arm/mach-imx/mx35.h #define MX35_SDMA_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd4000) MX35_AIPS2_BASE_ADDR 62 arch/arm/mach-imx/mx35.h #define MX35_RTC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xd8000) MX35_AIPS2_BASE_ADDR 63 arch/arm/mach-imx/mx35.h #define MX35_WDOG_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xdc000) MX35_AIPS2_BASE_ADDR 64 arch/arm/mach-imx/mx35.h #define MX35_PWM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe0000) MX35_AIPS2_BASE_ADDR 65 arch/arm/mach-imx/mx35.h #define MX35_CAN1_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe4000) MX35_AIPS2_BASE_ADDR 66 arch/arm/mach-imx/mx35.h #define MX35_CAN2_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xe8000) MX35_AIPS2_BASE_ADDR 67 arch/arm/mach-imx/mx35.h #define MX35_RTIC_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xec000) MX35_AIPS2_BASE_ADDR 68 arch/arm/mach-imx/mx35.h #define MX35_IIM_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xf0000) MX35_AIPS2_BASE_ADDR 69 arch/arm/mach-imx/mx35.h #define MX35_USB_BASE_ADDR (MX35_AIPS2_BASE_ADDR + 0xf4000)