MX27_AIPI_BASE_ADDR 16 arch/arm/mach-imx/mx27.h #define MX27_DMA_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x01000) MX27_AIPI_BASE_ADDR 17 arch/arm/mach-imx/mx27.h #define MX27_WDOG_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x02000) MX27_AIPI_BASE_ADDR 18 arch/arm/mach-imx/mx27.h #define MX27_GPT1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x03000) MX27_AIPI_BASE_ADDR 19 arch/arm/mach-imx/mx27.h #define MX27_GPT2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x04000) MX27_AIPI_BASE_ADDR 20 arch/arm/mach-imx/mx27.h #define MX27_GPT3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x05000) MX27_AIPI_BASE_ADDR 21 arch/arm/mach-imx/mx27.h #define MX27_PWM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x06000) MX27_AIPI_BASE_ADDR 22 arch/arm/mach-imx/mx27.h #define MX27_RTC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x07000) MX27_AIPI_BASE_ADDR 23 arch/arm/mach-imx/mx27.h #define MX27_KPP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x08000) MX27_AIPI_BASE_ADDR 24 arch/arm/mach-imx/mx27.h #define MX27_OWIRE_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x09000) MX27_AIPI_BASE_ADDR 25 arch/arm/mach-imx/mx27.h #define MX27_UART1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0a000) MX27_AIPI_BASE_ADDR 26 arch/arm/mach-imx/mx27.h #define MX27_UART2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0b000) MX27_AIPI_BASE_ADDR 27 arch/arm/mach-imx/mx27.h #define MX27_UART3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0c000) MX27_AIPI_BASE_ADDR 28 arch/arm/mach-imx/mx27.h #define MX27_UART4_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0d000) MX27_AIPI_BASE_ADDR 29 arch/arm/mach-imx/mx27.h #define MX27_CSPI1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0e000) MX27_AIPI_BASE_ADDR 30 arch/arm/mach-imx/mx27.h #define MX27_CSPI2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0f000) MX27_AIPI_BASE_ADDR 31 arch/arm/mach-imx/mx27.h #define MX27_SSI1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x10000) MX27_AIPI_BASE_ADDR 32 arch/arm/mach-imx/mx27.h #define MX27_SSI2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x11000) MX27_AIPI_BASE_ADDR 33 arch/arm/mach-imx/mx27.h #define MX27_I2C1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x12000) MX27_AIPI_BASE_ADDR 34 arch/arm/mach-imx/mx27.h #define MX27_SDHC1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x13000) MX27_AIPI_BASE_ADDR 35 arch/arm/mach-imx/mx27.h #define MX27_SDHC2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x14000) MX27_AIPI_BASE_ADDR 36 arch/arm/mach-imx/mx27.h #define MX27_GPIO_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x15000) MX27_AIPI_BASE_ADDR 43 arch/arm/mach-imx/mx27.h #define MX27_AUDMUX_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x16000) MX27_AIPI_BASE_ADDR 44 arch/arm/mach-imx/mx27.h #define MX27_CSPI3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x17000) MX27_AIPI_BASE_ADDR 45 arch/arm/mach-imx/mx27.h #define MX27_MSHC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x18000) MX27_AIPI_BASE_ADDR 46 arch/arm/mach-imx/mx27.h #define MX27_GPT4_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x19000) MX27_AIPI_BASE_ADDR 47 arch/arm/mach-imx/mx27.h #define MX27_GPT5_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1a000) MX27_AIPI_BASE_ADDR 48 arch/arm/mach-imx/mx27.h #define MX27_UART5_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1b000) MX27_AIPI_BASE_ADDR 49 arch/arm/mach-imx/mx27.h #define MX27_UART6_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1c000) MX27_AIPI_BASE_ADDR 50 arch/arm/mach-imx/mx27.h #define MX27_I2C2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1d000) MX27_AIPI_BASE_ADDR 51 arch/arm/mach-imx/mx27.h #define MX27_SDHC3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1e000) MX27_AIPI_BASE_ADDR 52 arch/arm/mach-imx/mx27.h #define MX27_GPT6_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1f000) MX27_AIPI_BASE_ADDR 53 arch/arm/mach-imx/mx27.h #define MX27_LCDC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x21000) MX27_AIPI_BASE_ADDR 54 arch/arm/mach-imx/mx27.h #define MX27_SLCDC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x22000) MX27_AIPI_BASE_ADDR 55 arch/arm/mach-imx/mx27.h #define MX27_VPU_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x23000) MX27_AIPI_BASE_ADDR 56 arch/arm/mach-imx/mx27.h #define MX27_USB_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x24000) MX27_AIPI_BASE_ADDR 60 arch/arm/mach-imx/mx27.h #define MX27_SAHARA_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x25000) MX27_AIPI_BASE_ADDR 61 arch/arm/mach-imx/mx27.h #define MX27_EMMAPP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x26000) MX27_AIPI_BASE_ADDR 62 arch/arm/mach-imx/mx27.h #define MX27_EMMAPRP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x26400) MX27_AIPI_BASE_ADDR 63 arch/arm/mach-imx/mx27.h #define MX27_CCM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x27000) MX27_AIPI_BASE_ADDR 64 arch/arm/mach-imx/mx27.h #define MX27_SYSCTRL_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x27800) MX27_AIPI_BASE_ADDR 65 arch/arm/mach-imx/mx27.h #define MX27_IIM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x28000) MX27_AIPI_BASE_ADDR 66 arch/arm/mach-imx/mx27.h #define MX27_RTIC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2a000) MX27_AIPI_BASE_ADDR 67 arch/arm/mach-imx/mx27.h #define MX27_FEC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2b000) MX27_AIPI_BASE_ADDR 68 arch/arm/mach-imx/mx27.h #define MX27_SCC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2c000) MX27_AIPI_BASE_ADDR 69 arch/arm/mach-imx/mx27.h #define MX27_ETB_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3b000) MX27_AIPI_BASE_ADDR 70 arch/arm/mach-imx/mx27.h #define MX27_ETB_RAM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3c000) MX27_AIPI_BASE_ADDR 71 arch/arm/mach-imx/mx27.h #define MX27_JAM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3e000) MX27_AIPI_BASE_ADDR 72 arch/arm/mach-imx/mx27.h #define MX27_MAX_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3f000)