MX21_AIPI_BASE_ADDR 17 arch/arm/mach-imx/mx21.h #define MX21_DMA_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x01000) MX21_AIPI_BASE_ADDR 18 arch/arm/mach-imx/mx21.h #define MX21_WDOG_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x02000) MX21_AIPI_BASE_ADDR 19 arch/arm/mach-imx/mx21.h #define MX21_GPT1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x03000) MX21_AIPI_BASE_ADDR 20 arch/arm/mach-imx/mx21.h #define MX21_GPT2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x04000) MX21_AIPI_BASE_ADDR 21 arch/arm/mach-imx/mx21.h #define MX21_GPT3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x05000) MX21_AIPI_BASE_ADDR 22 arch/arm/mach-imx/mx21.h #define MX21_PWM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x06000) MX21_AIPI_BASE_ADDR 23 arch/arm/mach-imx/mx21.h #define MX21_RTC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x07000) MX21_AIPI_BASE_ADDR 24 arch/arm/mach-imx/mx21.h #define MX21_KPP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x08000) MX21_AIPI_BASE_ADDR 25 arch/arm/mach-imx/mx21.h #define MX21_OWIRE_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x09000) MX21_AIPI_BASE_ADDR 26 arch/arm/mach-imx/mx21.h #define MX21_UART1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0a000) MX21_AIPI_BASE_ADDR 27 arch/arm/mach-imx/mx21.h #define MX21_UART2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0b000) MX21_AIPI_BASE_ADDR 28 arch/arm/mach-imx/mx21.h #define MX21_UART3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0c000) MX21_AIPI_BASE_ADDR 29 arch/arm/mach-imx/mx21.h #define MX21_UART4_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0d000) MX21_AIPI_BASE_ADDR 30 arch/arm/mach-imx/mx21.h #define MX21_CSPI1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0e000) MX21_AIPI_BASE_ADDR 31 arch/arm/mach-imx/mx21.h #define MX21_CSPI2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x0f000) MX21_AIPI_BASE_ADDR 32 arch/arm/mach-imx/mx21.h #define MX21_SSI1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x10000) MX21_AIPI_BASE_ADDR 33 arch/arm/mach-imx/mx21.h #define MX21_SSI2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x11000) MX21_AIPI_BASE_ADDR 34 arch/arm/mach-imx/mx21.h #define MX21_I2C_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x12000) MX21_AIPI_BASE_ADDR 35 arch/arm/mach-imx/mx21.h #define MX21_SDHC1_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x13000) MX21_AIPI_BASE_ADDR 36 arch/arm/mach-imx/mx21.h #define MX21_SDHC2_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x14000) MX21_AIPI_BASE_ADDR 37 arch/arm/mach-imx/mx21.h #define MX21_GPIO_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x15000) MX21_AIPI_BASE_ADDR 44 arch/arm/mach-imx/mx21.h #define MX21_AUDMUX_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x16000) MX21_AIPI_BASE_ADDR 45 arch/arm/mach-imx/mx21.h #define MX21_CSPI3_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x17000) MX21_AIPI_BASE_ADDR 46 arch/arm/mach-imx/mx21.h #define MX21_LCDC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x21000) MX21_AIPI_BASE_ADDR 47 arch/arm/mach-imx/mx21.h #define MX21_SLCDC_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x22000) MX21_AIPI_BASE_ADDR 48 arch/arm/mach-imx/mx21.h #define MX21_USBOTG_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x24000) MX21_AIPI_BASE_ADDR 49 arch/arm/mach-imx/mx21.h #define MX21_EMMA_PP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x26000) MX21_AIPI_BASE_ADDR 50 arch/arm/mach-imx/mx21.h #define MX21_EMMA_PRP_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x26400) MX21_AIPI_BASE_ADDR 51 arch/arm/mach-imx/mx21.h #define MX21_CCM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x27000) MX21_AIPI_BASE_ADDR 52 arch/arm/mach-imx/mx21.h #define MX21_SYSCTRL_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x27800) MX21_AIPI_BASE_ADDR 53 arch/arm/mach-imx/mx21.h #define MX21_JAM_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x3e000) MX21_AIPI_BASE_ADDR 54 arch/arm/mach-imx/mx21.h #define MX21_MAX_BASE_ADDR (MX21_AIPI_BASE_ADDR + 0x3f000)