MSR_P4_RAT_ESCR1  455 arch/x86/events/intel/p4.c 		.escr_msr	= { MSR_P4_RAT_ESCR0, MSR_P4_RAT_ESCR1 },
MSR_P4_RAT_ESCR1 1165 arch/x86/events/intel/p4.c 	P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_RAT_ESCR1),
MSR_P4_RAT_ESCR1  328 arch/x86/oprofile/op_model_p4.c 		  { CTR_IQ_5, MSR_P4_RAT_ESCR1} }