MSR_P4_PMH_ESCR0  144 arch/x86/events/intel/p4.c 		.escr_msr	= { MSR_P4_PMH_ESCR0, MSR_P4_PMH_ESCR1 },
MSR_P4_PMH_ESCR0 1162 arch/x86/events/intel/p4.c 	P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_PMH_ESCR0),
MSR_P4_PMH_ESCR0  171 arch/x86/oprofile/op_model_p4.c 		{ { CTR_BPU_0, MSR_P4_PMH_ESCR0},