MSR_P4_ITLB_ESCR1 95 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_ITLB_ESCR0, MSR_P4_ITLB_ESCR1 }, MSR_P4_ITLB_ESCR1 1155 arch/x86/events/intel/p4.c P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_ITLB_ESCR1), MSR_P4_ITLB_ESCR1 136 arch/x86/oprofile/op_model_p4.c { CTR_BPU_2, MSR_P4_ITLB_ESCR1} }