MSR_P4_FIRM_ESCR1 253 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 261 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 269 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 277 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 285 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 293 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 301 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 309 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR1 1145 arch/x86/events/intel/p4.c P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_FIRM_ESCR1), MSR_P4_FIRM_ESCR1 220 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 226 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 232 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 238 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 244 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 250 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 256 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 262 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} } MSR_P4_FIRM_ESCR1 268 arch/x86/oprofile/op_model_p4.c { CTR_FLAME_2, MSR_P4_FIRM_ESCR1} }