MSR_P4_FIRM_ESCR0 253 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 261 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 269 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 277 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 285 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 293 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 301 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 309 arch/x86/events/intel/p4.c .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 }, MSR_P4_FIRM_ESCR0 1144 arch/x86/events/intel/p4.c P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_FIRM_ESCR0), MSR_P4_FIRM_ESCR0 219 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 225 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 231 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 237 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 243 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 249 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 255 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 261 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0}, MSR_P4_FIRM_ESCR0 267 arch/x86/oprofile/op_model_p4.c { { CTR_FLAME_0, MSR_P4_FIRM_ESCR0},