MPLL_FUNC_CNTL_1 4043 drivers/gpu/drm/amd/amdgpu/si_dpm.c 	si_pi->clock_registers.mpll_func_cntl_1 = RREG32(MPLL_FUNC_CNTL_1);
MPLL_FUNC_CNTL_1 1051 drivers/gpu/drm/amd/powerplay/smumgr/ci_smumgr.c 							MPLL_FUNC_CNTL_1, CLKF, mpll_param.mpll_fb_divider.cl_kf);
MPLL_FUNC_CNTL_1 1053 drivers/gpu/drm/amd/powerplay/smumgr/ci_smumgr.c 							MPLL_FUNC_CNTL_1, CLKFRAC, mpll_param.mpll_fb_divider.clk_frac);
MPLL_FUNC_CNTL_1 1055 drivers/gpu/drm/amd/powerplay/smumgr/ci_smumgr.c 							MPLL_FUNC_CNTL_1, VCO_MODE, mpll_param.vco_mode);
MPLL_FUNC_CNTL_1 1077 drivers/gpu/drm/amd/powerplay/smumgr/iceland_smumgr.c 							MPLL_FUNC_CNTL_1, CLKF, mpll_param.mpll_fb_divider.cl_kf);
MPLL_FUNC_CNTL_1 1079 drivers/gpu/drm/amd/powerplay/smumgr/iceland_smumgr.c 							MPLL_FUNC_CNTL_1, CLKFRAC, mpll_param.mpll_fb_divider.clk_frac);
MPLL_FUNC_CNTL_1 1081 drivers/gpu/drm/amd/powerplay/smumgr/iceland_smumgr.c 							MPLL_FUNC_CNTL_1, VCO_MODE, mpll_param.vco_mode);
MPLL_FUNC_CNTL_1  823 drivers/gpu/drm/amd/powerplay/smumgr/tonga_smumgr.c 					MPLL_FUNC_CNTL_1, CLKF,
MPLL_FUNC_CNTL_1  826 drivers/gpu/drm/amd/powerplay/smumgr/tonga_smumgr.c 					MPLL_FUNC_CNTL_1, CLKFRAC,
MPLL_FUNC_CNTL_1  829 drivers/gpu/drm/amd/powerplay/smumgr/tonga_smumgr.c 						MPLL_FUNC_CNTL_1, VCO_MODE,
MPLL_FUNC_CNTL_1 1891 drivers/gpu/drm/radeon/ci_dpm.c 	pi->clock_registers.mpll_func_cntl_1 = RREG32(MPLL_FUNC_CNTL_1);
MPLL_FUNC_CNTL_1 3583 drivers/gpu/drm/radeon/si_dpm.c 	si_pi->clock_registers.mpll_func_cntl_1 = RREG32(MPLL_FUNC_CNTL_1);