IO_IRQ_BASE       515 arch/mips/dec/setup.c 	init_ioasic_irqs(IO_IRQ_BASE);
IO_IRQ_BASE       612 arch/mips/dec/setup.c 	init_ioasic_irqs(IO_IRQ_BASE);
IO_IRQ_BASE       713 arch/mips/dec/setup.c 	init_ioasic_irqs(IO_IRQ_BASE);
IO_IRQ_BASE        69 arch/mips/include/asm/dec/ioasic_ints.h #define IO_IRQ_NR(n)		((n) + IO_IRQ_BASE)
IO_IRQ_BASE        92 drivers/irqchip/irq-zevio.c 	zevio_init_irq_base(zevio_irq_io + IO_IRQ_BASE);
IO_IRQ_BASE       109 drivers/irqchip/irq-zevio.c 	gc->chip_types[0].regs.mask		= IO_IRQ_BASE + IO_ENABLE;
IO_IRQ_BASE       110 drivers/irqchip/irq-zevio.c 	gc->chip_types[0].regs.enable		= IO_IRQ_BASE + IO_ENABLE;
IO_IRQ_BASE       111 drivers/irqchip/irq-zevio.c 	gc->chip_types[0].regs.disable		= IO_IRQ_BASE + IO_DISABLE;
IO_IRQ_BASE       112 drivers/irqchip/irq-zevio.c 	gc->chip_types[0].regs.ack		= IO_IRQ_BASE + IO_RESET;