APMU_REG           42 arch/arm/mach-mmp/clock-mmp2.c #define APMU_USB	APMU_REG(0x05c)
APMU_REG           43 arch/arm/mach-mmp/clock-mmp2.c #define APMU_NAND	APMU_REG(0x060)
APMU_REG           44 arch/arm/mach-mmp/clock-mmp2.c #define APMU_SDH0	APMU_REG(0x054)
APMU_REG           45 arch/arm/mach-mmp/clock-mmp2.c #define APMU_SDH1	APMU_REG(0x058)
APMU_REG           46 arch/arm/mach-mmp/clock-mmp2.c #define APMU_SDH2	APMU_REG(0x0e8)
APMU_REG           47 arch/arm/mach-mmp/clock-mmp2.c #define APMU_SDH3	APMU_REG(0x0ec)
APMU_REG           36 arch/arm/mach-mmp/clock-pxa168.c #define APMU_NAND	APMU_REG(0x060)
APMU_REG           37 arch/arm/mach-mmp/clock-pxa168.c #define APMU_LCD	APMU_REG(0x04c)
APMU_REG           38 arch/arm/mach-mmp/clock-pxa168.c #define APMU_ETH	APMU_REG(0x0fc)
APMU_REG           39 arch/arm/mach-mmp/clock-pxa168.c #define APMU_USB	APMU_REG(0x05c)
APMU_REG           33 arch/arm/mach-mmp/clock-pxa910.c #define APMU_NAND	APMU_REG(0x060)
APMU_REG           34 arch/arm/mach-mmp/clock-pxa910.c #define APMU_USB	APMU_REG(0x05c)
APMU_REG           14 arch/arm/mach-mmp/pm-mmp2.h #define APMU_PJ_IDLE_CFG			APMU_REG(0x018)
APMU_REG           21 arch/arm/mach-mmp/pm-mmp2.h #define APMU_SRAM_PWR_DWN			APMU_REG(0x08c)
APMU_REG           12 arch/arm/mach-mmp/pm-pxa910.h #define APMU_MOH_IDLE_CFG			APMU_REG(0x0018)
APMU_REG           21 arch/arm/mach-mmp/pm-pxa910.h #define APMU_SQU_CLK_GATE_CTRL			APMU_REG(0x001c)
APMU_REG           22 arch/arm/mach-mmp/pm-pxa910.h #define APMU_MC_HW_SLP_TYPE			APMU_REG(0x00b0)
APMU_REG           17 arch/arm/mach-mmp/regs-apmu.h #define APMU_WAKE_CLR	APMU_REG(0x07c)