IE_IRQ5            24 arch/mips/include/asm/sn/sn0/ip27.h #define CAUSE_BERRINTR		IE_IRQ5
IE_IRQ5            58 arch/mips/include/asm/sn/sn0/ip27.h #define SRB_SCHEDCLK	IE_IRQ5		/* 0x8000 */
IE_IRQ5           267 arch/mips/kernel/smp-bmips.c 	set_c0_status(IE_SW0 | IE_SW1 | bmips_tp1_irqs | IE_IRQ5 | ST0_IE);
IE_IRQ5           373 arch/mips/kernel/smp-bmips.c 	clear_c0_status(IE_IRQ5);
IE_IRQ5           399 arch/mips/kernel/smp-bmips.c 		IE_IRQ5 | bmips_tp1_irqs | IE_SW0 | IE_SW1 | ST0_IE | ST0_BEV,
IE_IRQ5           128 arch/mips/kvm/interrupt.c 		    && (kvm_read_c0_guest_status(cop0) & IE_IRQ5)) {
IE_IRQ5           432 arch/mips/sgi-ip32/ip32-irq.c 	else if (likely(pending & IE_IRQ5))
IE_IRQ5           503 arch/mips/sgi-ip32/ip32-irq.c #define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4 | IE_IRQ5)