IE_IRQ2            55 arch/mips/include/asm/sn/sn0/ip27.h #define SRB_TIMOCLK	IE_IRQ2		/* 0x1000 */
IE_IRQ2            90 arch/mips/jazz/irq.c 	change_c0_status(ST0_IM, IE_IRQ2 | IE_IRQ1);
IE_IRQ2           101 arch/mips/jazz/irq.c 	} else if (pending & IE_IRQ2) {
IE_IRQ2           155 arch/mips/kvm/interrupt.c 		    && (kvm_read_c0_guest_status(cop0) & IE_IRQ2)) {
IE_IRQ2           268 arch/mips/pnx833x/common/interrupts.c 	write_c0_status(read_c0_status() | IE_IRQ2);
IE_IRQ2           426 arch/mips/sgi-ip32/ip32-irq.c 	else if (unlikely(pending & IE_IRQ2))
IE_IRQ2           503 arch/mips/sgi-ip32/ip32-irq.c #define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4 | IE_IRQ5)