IE_IRQ1            54 arch/mips/include/asm/sn/sn0/ip27.h #define SRB_DEV1	IE_IRQ1		/* 0x0800 */
IE_IRQ1            90 arch/mips/jazz/irq.c 	change_c0_status(ST0_IM, IE_IRQ2 | IE_IRQ1);
IE_IRQ1           104 arch/mips/jazz/irq.c 	} else if (pending & IE_IRQ1) {
IE_IRQ1            49 arch/mips/kernel/smp-bmips.c unsigned long bmips_tp1_irqs = IE_IRQ1;
IE_IRQ1           146 arch/mips/kvm/interrupt.c 		    && (kvm_read_c0_guest_status(cop0) & IE_IRQ1)) {
IE_IRQ1           424 arch/mips/sgi-ip32/ip32-irq.c 	else if (unlikely(pending & IE_IRQ1))
IE_IRQ1           503 arch/mips/sgi-ip32/ip32-irq.c #define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4 | IE_IRQ5)
IE_IRQ1           303 arch/mips/sni/pcimt.c 	change_c0_status(ST0_IM, IE_IRQ1|IE_IRQ3);
IE_IRQ1           186 arch/mips/sni/pcit.c 	clear_c0_status(IE_IRQ1);
IE_IRQ1           191 arch/mips/sni/pcit.c 	set_c0_status(IE_IRQ1);
IE_IRQ1           246 arch/mips/sni/pcit.c 	change_c0_status(ST0_IM, IE_IRQ1);