DPIO_PHY0 1305 drivers/gpu/drm/i915/display/intel_display_power.c if (!dev_priv->chv_phy_assert[DPIO_PHY0]) DPIO_PHY0 1306 drivers/gpu/drm/i915/display/intel_display_power.c phy_status_mask &= ~(PHY_STATUS_CMN_LDO(DPIO_PHY0, DPIO_CH0) | DPIO_PHY0 1307 drivers/gpu/drm/i915/display/intel_display_power.c PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH0, 0) | DPIO_PHY0 1308 drivers/gpu/drm/i915/display/intel_display_power.c PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH0, 1) | DPIO_PHY0 1309 drivers/gpu/drm/i915/display/intel_display_power.c PHY_STATUS_CMN_LDO(DPIO_PHY0, DPIO_CH1) | DPIO_PHY0 1310 drivers/gpu/drm/i915/display/intel_display_power.c PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH1, 0) | DPIO_PHY0 1311 drivers/gpu/drm/i915/display/intel_display_power.c PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH1, 1)); DPIO_PHY0 1319 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_POWERGOOD(DPIO_PHY0); DPIO_PHY0 1322 drivers/gpu/drm/i915/display/intel_display_power.c if ((phy_control & PHY_CH_POWER_DOWN_OVRD_EN(DPIO_PHY0, DPIO_CH0)) == 0) DPIO_PHY0 1323 drivers/gpu/drm/i915/display/intel_display_power.c phy_control |= PHY_CH_POWER_DOWN_OVRD(0xf, DPIO_PHY0, DPIO_CH0); DPIO_PHY0 1325 drivers/gpu/drm/i915/display/intel_display_power.c if ((phy_control & PHY_CH_POWER_DOWN_OVRD_EN(DPIO_PHY0, DPIO_CH1)) == 0) DPIO_PHY0 1326 drivers/gpu/drm/i915/display/intel_display_power.c phy_control |= PHY_CH_POWER_DOWN_OVRD(0xf, DPIO_PHY0, DPIO_CH1); DPIO_PHY0 1330 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0xf, DPIO_PHY0, DPIO_CH0) | DPIO_PHY0 1331 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0xf, DPIO_PHY0, DPIO_CH1))) DPIO_PHY0 1332 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_CMN_LDO(DPIO_PHY0, DPIO_CH0); DPIO_PHY0 1340 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0xf, DPIO_PHY0, DPIO_CH1)) && DPIO_PHY0 1342 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_CMN_LDO(DPIO_PHY0, DPIO_CH1); DPIO_PHY0 1345 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0x3, DPIO_PHY0, DPIO_CH0))) DPIO_PHY0 1346 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH0, 0); DPIO_PHY0 1348 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0xc, DPIO_PHY0, DPIO_CH0))) DPIO_PHY0 1349 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH0, 1); DPIO_PHY0 1352 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0x3, DPIO_PHY0, DPIO_CH1))) DPIO_PHY0 1353 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH1, 0); DPIO_PHY0 1355 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(0xc, DPIO_PHY0, DPIO_CH1))) DPIO_PHY0 1356 drivers/gpu/drm/i915/display/intel_display_power.c phy_status |= PHY_STATUS_SPLINE_LDO(DPIO_PHY0, DPIO_CH1, 1); DPIO_PHY0 1405 drivers/gpu/drm/i915/display/intel_display_power.c phy = DPIO_PHY0; DPIO_PHY0 1463 drivers/gpu/drm/i915/display/intel_display_power.c phy = DPIO_PHY0; DPIO_PHY0 1488 drivers/gpu/drm/i915/display/intel_display_power.c enum pipe pipe = phy == DPIO_PHY0 ? PIPE_A : PIPE_C; DPIO_PHY0 3053 drivers/gpu/drm/i915/display/intel_display_power.c .bxt.phy = DPIO_PHY0, DPIO_PHY0 3113 drivers/gpu/drm/i915/display/intel_display_power.c .bxt.phy = DPIO_PHY0, DPIO_PHY0 4751 drivers/gpu/drm/i915/display/intel_display_power.c PHY_LDO_SEQ_DELAY(PHY_LDO_DELAY_600NS, DPIO_PHY0) | DPIO_PHY0 4753 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_MODE(PHY_CH_DEEP_PSR, DPIO_PHY0, DPIO_CH0) | DPIO_PHY0 4754 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_MODE(PHY_CH_DEEP_PSR, DPIO_PHY0, DPIO_CH1) | DPIO_PHY0 4773 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD_EN(DPIO_PHY0, DPIO_CH0); DPIO_PHY0 4776 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(mask, DPIO_PHY0, DPIO_CH0); DPIO_PHY0 4783 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD_EN(DPIO_PHY0, DPIO_CH1); DPIO_PHY0 4786 drivers/gpu/drm/i915/display/intel_display_power.c PHY_CH_POWER_DOWN_OVRD(mask, DPIO_PHY0, DPIO_CH1); DPIO_PHY0 4788 drivers/gpu/drm/i915/display/intel_display_power.c dev_priv->chv_phy_control |= PHY_COM_LANE_RESET_DEASSERT(DPIO_PHY0); DPIO_PHY0 4790 drivers/gpu/drm/i915/display/intel_display_power.c dev_priv->chv_phy_assert[DPIO_PHY0] = false; DPIO_PHY0 4792 drivers/gpu/drm/i915/display/intel_display_power.c dev_priv->chv_phy_assert[DPIO_PHY0] = true; DPIO_PHY0 1317 drivers/gpu/drm/i915/display/intel_display_types.h return DPIO_PHY0; DPIO_PHY0 161 drivers/gpu/drm/i915/display/intel_dpio_phy.c [DPIO_PHY0] = { DPIO_PHY0 183 drivers/gpu/drm/i915/display/intel_dpio_phy.c [DPIO_PHY0] = { DPIO_PHY0 263 drivers/gpu/drm/i915/display/intel_dpio_phy.c *phy = DPIO_PHY0; DPIO_PHY0 799 drivers/gpu/drm/i915/display/intel_dpio_phy.c !chv_phy_powergate_ch(dev_priv, DPIO_PHY0, DPIO_CH1, true); DPIO_PHY0 947 drivers/gpu/drm/i915/display/intel_dpio_phy.c chv_phy_powergate_ch(dev_priv, DPIO_PHY0, DPIO_CH1, false); DPIO_PHY0 1609 drivers/gpu/drm/i915/gvt/handlers.c vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY0)) &= DPIO_PHY0 1611 drivers/gpu/drm/i915/gvt/handlers.c vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY0)) |= DPIO_PHY0 3144 drivers/gpu/drm/i915/gvt/handlers.c MMIO_DH(BXT_PHY_CTL_FAMILY(DPIO_PHY0), D_BXT, DPIO_PHY0 3158 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL1CM_DW0(DPIO_PHY0), D_BXT); DPIO_PHY0 3159 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL1CM_DW9(DPIO_PHY0), D_BXT); DPIO_PHY0 3160 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL1CM_DW10(DPIO_PHY0), D_BXT); DPIO_PHY0 3161 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL1CM_DW28(DPIO_PHY0), D_BXT); DPIO_PHY0 3162 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL1CM_DW30(DPIO_PHY0), D_BXT); DPIO_PHY0 3163 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_CL2CM_DW6(DPIO_PHY0), D_BXT); DPIO_PHY0 3164 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_REF_DW3(DPIO_PHY0), D_BXT); DPIO_PHY0 3165 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_REF_DW6(DPIO_PHY0), D_BXT); DPIO_PHY0 3166 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_REF_DW8(DPIO_PHY0), D_BXT); DPIO_PHY0 3178 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3179 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3180 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3181 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3182 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3183 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3184 drivers/gpu/drm/i915/gvt/handlers.c MMIO_DH(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH0), D_BXT, DPIO_PHY0 3186 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3187 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3188 drivers/gpu/drm/i915/gvt/handlers.c MMIO_DH(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH0), D_BXT, DPIO_PHY0 3190 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3191 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3192 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH0), D_BXT); DPIO_PHY0 3193 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 0), D_BXT); DPIO_PHY0 3194 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 1), D_BXT); DPIO_PHY0 3195 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 2), D_BXT); DPIO_PHY0 3196 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH0, 3), D_BXT); DPIO_PHY0 3197 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 0), D_BXT); DPIO_PHY0 3198 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 1), D_BXT); DPIO_PHY0 3199 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 2), D_BXT); DPIO_PHY0 3200 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 3), D_BXT); DPIO_PHY0 3201 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 6), D_BXT); DPIO_PHY0 3202 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 8), D_BXT); DPIO_PHY0 3203 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 9), D_BXT); DPIO_PHY0 3204 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH0, 10), D_BXT); DPIO_PHY0 3206 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL_EBB_0(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3207 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL_EBB_4(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3208 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW10_LN01(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3209 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW10_GRP(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3210 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW12_LN01(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3211 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PCS_DW12_LN23(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3212 drivers/gpu/drm/i915/gvt/handlers.c MMIO_DH(BXT_PORT_PCS_DW12_GRP(DPIO_PHY0, DPIO_CH1), D_BXT, DPIO_PHY0 3214 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW2_LN0(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3215 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW2_GRP(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3216 drivers/gpu/drm/i915/gvt/handlers.c MMIO_DH(BXT_PORT_TX_DW3_LN0(DPIO_PHY0, DPIO_CH1), D_BXT, DPIO_PHY0 3218 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW3_GRP(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3219 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW4_LN0(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3220 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW4_GRP(DPIO_PHY0, DPIO_CH1), D_BXT); DPIO_PHY0 3221 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 0), D_BXT); DPIO_PHY0 3222 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 1), D_BXT); DPIO_PHY0 3223 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 2), D_BXT); DPIO_PHY0 3224 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_TX_DW14_LN(DPIO_PHY0, DPIO_CH1, 3), D_BXT); DPIO_PHY0 3225 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 0), D_BXT); DPIO_PHY0 3226 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 1), D_BXT); DPIO_PHY0 3227 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 2), D_BXT); DPIO_PHY0 3228 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 3), D_BXT); DPIO_PHY0 3229 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 6), D_BXT); DPIO_PHY0 3230 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 8), D_BXT); DPIO_PHY0 3231 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 9), D_BXT); DPIO_PHY0 3232 drivers/gpu/drm/i915/gvt/handlers.c MMIO_D(BXT_PORT_PLL(DPIO_PHY0, DPIO_CH1, 10), D_BXT); DPIO_PHY0 251 drivers/gpu/drm/i915/gvt/mmio.c vgpu_vreg_t(vgpu, BXT_PORT_CL1CM_DW0(DPIO_PHY0)) &= DPIO_PHY0 255 drivers/gpu/drm/i915/gvt/mmio.c vgpu_vreg_t(vgpu, BXT_PHY_CTL_FAMILY(DPIO_PHY0)) &= DPIO_PHY0 455 drivers/gpu/drm/i915/i915_drv.c DPIO_PHY_IOSF_PORT(DPIO_PHY0) = IOSF_PORT_DPIO_2; DPIO_PHY0 458 drivers/gpu/drm/i915/i915_drv.c DPIO_PHY_IOSF_PORT(DPIO_PHY0) = IOSF_PORT_DPIO; DPIO_PHY0 3311 drivers/gpu/drm/i915/i915_reg.h #define PHY_POWERGOOD(phy) (((phy) == DPIO_PHY0) ? (1 << 31) : (1 << 30))