CVMX_PCIE_BAR1_RC_BASE 38 arch/mips/cavium-octeon/dma-octeon.c return paddr - CVMX_PCIE_BAR1_PHYS_BASE + CVMX_PCIE_BAR1_RC_BASE; CVMX_PCIE_BAR1_RC_BASE 45 arch/mips/cavium-octeon/dma-octeon.c if (daddr >= CVMX_PCIE_BAR1_RC_BASE) CVMX_PCIE_BAR1_RC_BASE 46 arch/mips/cavium-octeon/dma-octeon.c return daddr + CVMX_PCIE_BAR1_PHYS_BASE - CVMX_PCIE_BAR1_RC_BASE; CVMX_PCIE_BAR1_RC_BASE 923 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE); CVMX_PCIE_BAR1_RC_BASE 1406 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE);