CVMX_PCIE_BAR1_PHYS_BASE   37 arch/mips/cavium-octeon/dma-octeon.c 	if (paddr >= CVMX_PCIE_BAR1_PHYS_BASE && paddr < (CVMX_PCIE_BAR1_PHYS_BASE + CVMX_PCIE_BAR1_PHYS_SIZE))
CVMX_PCIE_BAR1_PHYS_BASE   38 arch/mips/cavium-octeon/dma-octeon.c 		return paddr - CVMX_PCIE_BAR1_PHYS_BASE + CVMX_PCIE_BAR1_RC_BASE;
CVMX_PCIE_BAR1_PHYS_BASE   46 arch/mips/cavium-octeon/dma-octeon.c 		return daddr + CVMX_PCIE_BAR1_PHYS_BASE - CVMX_PCIE_BAR1_RC_BASE;
CVMX_PCIE_BAR1_PHYS_BASE 1027 arch/mips/cavium-octeon/setup.c 			memory_exclude_page(CVMX_PCIE_BAR1_PHYS_BASE,
CVMX_PCIE_BAR1_PHYS_BASE 1029 arch/mips/cavium-octeon/setup.c 			memory_exclude_page(CVMX_PCIE_BAR1_PHYS_BASE +
CVMX_PCIE_BAR1_PHYS_BASE  926 arch/mips/pci/pcie-octeon.c 	bar1_index.s.addr_idx = (CVMX_PCIE_BAR1_PHYS_BASE >> 22);
CVMX_PCIE_BAR1_PHYS_BASE 1409 arch/mips/pci/pcie-octeon.c 	bar1_index.s.addr_idx = (CVMX_PCIE_BAR1_PHYS_BASE >> 22);